-
公开(公告)号：CN106951211A
公开(公告)日：2017-07-14
申请号：CN201710189006.1
申请日：2017-03-27
Applicant: 南京大学
IPC: G06F7/523
Abstract: 本发明提供了一种定浮点通用乘法器，既可以实现24位的定点乘法运算，也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离，由24位定点乘法器重构为单精度浮点乘法器。24位定点乘法器由4个12位乘法器组成，其中每个12位乘法器采用BOOTH算法，通过乘累加的紧缩结构完成运算，有效地提高了乘法运算效率和减少了运算资源开销。所述乘法器除了24位定点乘法器外不额外占用太多资源，在保证运算精度和数据吞吐率的情况下，有效地提高了乘法器的通用性。
-
公开(公告)号：CN105955896A
公开(公告)日：2016-09-21
申请号：CN201610272042.X
申请日：2016-04-27
Applicant: 南京大学
Abstract: 本发明涉及可重构DBF算法硬件加速器及控制方法，所述加速器包括重构控制模块，接收上位机发出的DBF算法信息数据，并根据DBF算法信息决定是否发出重构控制信号；数据存储模块，用于完成对DBF算法信息数据的写入，存储和读出；DBF运算模块，从数据存储模块读取数据，完成DBF算法的运算并输出相应结果。有益效果为：解决了专用DBF处理器通用性差和通用处理器计算DBF速度慢的矛盾，可重构架构可以提升算法的灵活性，并且实现了源数据的全流水输出，提高了算法的运算效率和实时性。
-
公开(公告)号：CN105955896B
公开(公告)日：2019-09-20
申请号：CN201610272042.X
申请日：2016-04-27
Applicant: 南京大学
Abstract: 本发明涉及可重构DBF算法硬件加速器及控制方法，所述加速器包括重构控制模块，接收上位机发出的DBF算法信息数据，并根据DBF算法信息决定是否发出重构控制信号；数据存储模块，用于完成对DBF算法信息数据的写入，存储和读出；DBF运算模块，从数据存储模块读取数据，完成DBF算法的运算并输出相应结果。有益效果为：解决了专用DBF处理器通用性差和通用处理器计算DBF速度慢的矛盾，可重构架构可以提升算法的灵活性，并且实现了源数据的全流水输出，提高了算法的运算效率和实时性。
-
公开(公告)号：CN106970879A
公开(公告)日：2017-07-21
申请号：CN201710189441.4
申请日：2017-03-27
Applicant: 南京大学
IPC: G06F11/36
CPC classification number: G06F11/3608
Abstract: 本发明涉及一种针对可配置处理核的参数自动化配置验证平台及方法，该验证平台包括：硬件验证模块，包括可配置处理核，对可配置处理核进行参数配置，经可配置处理核得到运算数据，并存储、输出所述运算数据；软件验证模块，包括Java单元和MATLAB单元，接收所述运算数据，根据运算数据，产生可配置处理核运算所需的源数据、参数和配置信息，并对处理核运算结果进行对比和验证。具有灵活性，由于可配置处理核的配置信息多变，算法的灵活性大，验证源数据和参数的数据量大且多变，该验证平台中软硬件平台协同配合，能够很好地满足验证灵活性高的需求。
-
公开(公告)号：CN105930598A
公开(公告)日：2016-09-07
申请号：CN201610270325.0
申请日：2016-04-27
Applicant: 南京大学
IPC: G06F17/50
CPC classification number: G06F17/5054 , G06F17/5081
Abstract: 本发明涉及基于控制器流水架构的层次化信息处理方法及电路，所述方法包括如下步骤：1）主处理核接收输入信号，并根据输入信号的数据处理需求向下级的可配置流水信号处理核发送配置参数；2）可配置流水信号处理核接收所述配置参数，并将可配置流水信号处理核内置的状态寄存器的状态信息反馈至主处理核，若所述至少有一个可配置流水信号处理核的状态信息处于空闲状态，则执行步骤3）；3）所述主处理核优先选取与输入信号的数据处理需求相匹配的配置的可配置流水信号处理核；4）可配置流水信号处理核完成相应的运算后，更新自身的状态寄存器，同时向主处理核发中断，结束数据处理操作，具有可扩展性、灵活性以及多变性的特点。
-
Patent Agency Ranking
公开(公告)号：CN105955923A
公开(公告)日：2016-09-21
申请号：CN201610270763.7
申请日：2016-04-27
Applicant: 南京大学
IPC: G06F15/78
CPC classification number: G06F15/7878
Abstract: 本发明涉及一种可配置流水信号处理核的高效率控制器，可配置流水信号处理核包括含有可重构计算阵列的运算单元与控制器，并外接软处理器核，控制器包括：寄存器组，配置寄存器接收软处理器核的配置信息；状态寄存器向软处理器核发出可配置流水信号处理核的状态信息，实时反馈可配置流水信号处理核的工作状态；主控制器，接收软处理器核发出的控制信号，并根据控制信号发出控制指令；重构控制器，接受主控制器发出的控制指令，根据控制指令分析出算法配置信息并对运算单元进行重构，调用运算单元中与算法配置信息相匹配的计算阵列进行运算。有益效果：将运算资源和存储资源复用，在较少的资源下，通过对资源的重构，可以完成两种不同算法的不同规模的运算，节省了芯片的面积，并且满足系统实时性的要求。
-
公开(公告)号：CN105118441A
公开(公告)日：2015-12-02
申请号：CN201510662747.8
申请日：2015-10-14
Applicant: 南京大学
IPC: G09G3/32
Abstract: 本发明涉及用于异步控制系统的LED显示屏控制卡，包括微处理器模块、显示模块以及外围接口电路，所述微处理器模块包括嵌入式处理器核、DDR3存储器以及eMMC存储器，所述显示模块包括处理芯片、Flash存储器、显示驱动芯片以及LPDDR存储器芯片，所述嵌入式处理器核与其他外围接口电路连接，所述嵌入式处理器核分别与DDR3存储器、eMMC存储器、处理芯片以及外围接口电路通信连接，处理芯片分别与Flash存储器、LPDDR存储器、显示驱动芯片以及外围接口电路通信连接。有益效果为：可搭载异步控制系统，不需要上位机的参与就可以独立完成多媒体显示，节约了成本。
-
公开(公告)号：CN105930598B
公开(公告)日：2019-05-03
申请号：CN201610270325.0
申请日：2016-04-27
Applicant: 南京大学
IPC: G06F17/50
Abstract: 本发明涉及基于控制器流水架构的层次化信息处理方法及电路，所述方法包括如下步骤：1）主处理核接收输入信号，并根据输入信号的数据处理需求向下级的可配置流水信号处理核发送配置参数；2）可配置流水信号处理核接收所述配置参数，并将可配置流水信号处理核内置的状态寄存器的状态信息反馈至主处理核，若所述至少有一个可配置流水信号处理核的状态信息处于空闲状态，则执行步骤3）；3）所述主处理核优先选取与输入信号的数据处理需求相匹配的配置的可配置流水信号处理核；4）可配置流水信号处理核完成相应的运算后，更新自身的状态寄存器，同时向主处理核发中断，结束数据处理操作，具有可扩展性、灵活性以及多变性的特点。
-
公开(公告)号：CN106951211B
公开(公告)日：2019-10-18
申请号：CN201710189006.1
申请日：2017-03-27
Applicant: 南京大学
IPC: G06F7/523
Abstract: 本发明提供了一种定浮点通用乘法器，既可以实现24位的定点乘法运算，也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离，由24位定点乘法器重构为单精度浮点乘法器。24位定点乘法器由4个12位乘法器组成，其中每个12位乘法器采用BOOTH算法，通过乘累加的紧缩结构完成运算，有效地提高了乘法运算效率和减少了运算资源开销。所述乘法器除了24位定点乘法器外不额外占用太多资源，在保证运算精度和数据吞吐率的情况下，有效地提高了乘法器的通用性。
-
公开(公告)号：CN105760323A
公开(公告)日：2016-07-13
申请号：CN201610270871.4
申请日：2016-04-27
Applicant: 南京大学
CPC classification number: G06F13/385 , H04L12/2801
Abstract: 本发明涉及一种基于FPGA的网络接口控制器，向接收卡发送流媒体数据，包括接口模块，包括RGMII接口，传送所述流媒体数据的回传数据，完成数据从媒体介入控制层到物理层或从物理层到媒体介入控制层的数据传递；传输模块，接收所述流媒体数据的回传数据，该模块包括发送单元和接收单元，发送单元打包所述数据和发送FIFO队列的控制信号；接收单元接收FIFO队列的所述控制信号，并解析所述数据包。有益效果：大大简化代码量，节省逻辑资源，提高数据传输效率。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
