一种嵌入式程序执行顺序的监控方法

    公开(公告)号:CN105912447A

    公开(公告)日:2016-08-31

    申请号:CN201610335224.7

    申请日:2016-05-19

    IPC分类号: G06F11/30

    摘要: 本发明公开了一种嵌入式程序执行顺序的监控方法,该监控方法通过对嵌入式程序设定各级函数对应的局部顺序标志,在各级函数的每一条程序语句执行结束后规律性地改变对应的局部顺序标志的数值,每一层级的函数执行结束后,根据对应的局部顺序标志的数值判断是否存在语句未被执行的异常。采用本发明监控方法,能有效增加程序监控覆盖度且能够用于任意调用深度的程序执行顺序的监控。

    一种输入输出端口的测试方法

    公开(公告)号:CN105911377A

    公开(公告)日:2016-08-31

    申请号:CN201610224463.5

    申请日:2016-04-12

    IPC分类号: G01R31/00

    摘要: 本发明公开了一种输入输出端口的测试方法,该测试方法通过将嵌入式系统所有的输入输出设备的端口测试拆分为多次执行的单端口测试,每次端口测试仅针对一个待测端口进行:对输入输出设备的一个待测端口传输测试信息,回采待测端口的测试信号及该输入输出设备的其他非待测端口的正常信号,通过对待测端口回采的信号和非待测端口回采的信号进行异常判断,从而确定该待测端口是否存在静态失效或串扰失效。采用本发明测试方法简单易行,且能有效实现多周期执行,不影响系统正常运行。

    一种嵌入式程序执行顺序的监控方法

    公开(公告)号:CN105912447B

    公开(公告)日:2018-05-25

    申请号:CN201610335224.7

    申请日:2016-05-19

    IPC分类号: G06F11/30

    摘要: 本发明公开了一种嵌入式程序执行顺序的监控方法,该监控方法通过对嵌入式程序设定各级函数对应的局部顺序标志,在各级函数的每一条程序语句执行结束后规律性地改变对应的局部顺序标志的数值,每一层级的函数执行结束后,根据对应的局部顺序标志的数值判断是否存在语句未被执行的异常。采用本发明监控方法,能有效增加程序监控覆盖度且能够用于任意调用深度的程序执行顺序的监控。

    一种处理器同步运行状态监测电路及监测方法

    公开(公告)号:CN104407927A

    公开(公告)日:2015-03-11

    申请号:CN201410630300.8

    申请日:2014-11-11

    IPC分类号: G06F11/07

    摘要: 本发明公开了一种处理器同步运行状态监测电路及监测方法,包括同步处理器单元、看门狗单元、检测单元和评估单元,其中:同步处理器单元的单个处理器的特定信号输出端对应通信连接着一个看门狗且同时通信连接检测单元,看门狗输出端通信连接评估单元;检测单元信号输入端分别通信连接处理器单元中的单个处理器,输出端通信连接评估单元,将调理后的电平送给评估单元;评估单元输出端分别控制连接同步处理器单元中的处理器。该电路能检测出多处理器之间时间运行及时间同步状态,使各个处理器运行的时间保持一致。本发明更加可靠及稳定,时间响应更快。

    一种处理器同步运行状态监测电路及监测方法

    公开(公告)号:CN104407927B

    公开(公告)日:2017-04-26

    申请号:CN201410630300.8

    申请日:2014-11-11

    IPC分类号: G06F11/07

    摘要: 本发明公开了一种处理器同步运行状态监测电路及监测方法,包括同步处理器单元、看门狗单元、检测单元和评估单元,其中:同步处理器单元的单个处理器的特定信号输出端对应通信连接着一个看门狗且同时通信连接检测单元,看门狗输出端通信连接评估单元;检测单元信号输入端分别通信连接处理器单元中的单个处理器,输出端通信连接评估单元,将调理后的电平送给评估单元;评估单元输出端分别控制连接同步处理器单元中的处理器。该电路能检测出多处理器之间时间运行及时间同步状态,使各个处理器运行的时间保持一致。本发明更加可靠及稳定,时间响应更快。

    一种三冗余模拟量的优选方法及优选电路

    公开(公告)号:CN105116718A

    公开(公告)日:2015-12-02

    申请号:CN201510506616.0

    申请日:2015-08-18

    IPC分类号: G05B9/03

    摘要: 本发明公开了一种三冗余模拟量的优选方法及优选电路。该优选方法通过对三个模拟量信号中的两个进行不同时间的延时处理后输出,然后依据三个模拟量信号的逻辑优先级顺序输出优选的模拟量信号;三个模拟量信号来自同一模拟量信号源或功能一致的不同模拟量信号源。本发明能有效降低冗余的模拟量信号在输出端的相互影响。

    一种三冗余模拟量的优选方法及优选电路

    公开(公告)号:CN105116718B

    公开(公告)日:2018-12-28

    申请号:CN201510506616.0

    申请日:2015-08-18

    IPC分类号: G05B9/03

    摘要: 本发明公开了一种三冗余模拟量的优选方法及优选电路。该优选方法通过对三个模拟量信号中的两个进行不同时间的延时处理后输出,然后依据三个模拟量信号的逻辑优先级顺序输出优选的模拟量信号;三个模拟量信号来自同一模拟量信号源或功能一致的不同模拟量信号源。本发明能有效降低冗余的模拟量信号在输出端的相互影响。

    一种输入输出端口的测试方法

    公开(公告)号:CN105911377B

    公开(公告)日:2018-10-19

    申请号:CN201610224463.5

    申请日:2016-04-12

    IPC分类号: G01R31/00

    摘要: 本发明公开了一种输入输出端口的测试方法,该测试方法通过将嵌入式系统所有的输入输出设备的端口测试拆分为多次执行的单端口测试,每次端口测试仅针对一个待测端口进行:对输入输出设备的一个待测端口传输测试信息,回采待测端口的测试信号及该输入输出设备的其他非待测端口的正常信号,通过对待测端口回采的信号和非待测端口回采的信号进行异常判断,从而确定该待测端口是否存在静态失效或串扰失效。采用本发明测试方法简单易行,且能有效实现多周期执行,不影响系统正常运行。