-
公开(公告)号：CN112234055B
公开(公告)日：2025-02-14
申请号：CN202011260802.8
申请日：2020-11-12
Applicant: 南瑞联研半导体有限责任公司
IPC: H10D80/20
Abstract: 本发明公开了一种单开关IGBT模块的芯片布局结构，由三组IGBT芯片组构成；每组IGBT芯片组由8颗IGBT芯片和反并联的4颗续流二极管FRD芯片构成；所述每组IGBT芯片组均焊接在上下两个DBC衬板上；上下两个DBC衬板上，位于左上和右上位置的IGBT芯片的栅极位于IGBT芯片的下部中间位置；位于左下和右下位置的IGBT芯片的栅极位于IGBT芯片的上部中间位置；反并联的续流二极管FRD芯片位于同一个DBC衬板的上下两颗IGBT芯片之间。本发明结构中IGBT芯片的结温温升降低约2℃，芯片结温温升的降低，有利于芯片的长期稳定运行。
-
公开(公告)号：CN111916495B
公开(公告)日：2024-02-02
申请号：CN202010557333.X
申请日：2020-06-18
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种沟槽型IGBT芯片有源区边缘结构，包括衬底，衬底的上表面上开设有交替平行排列的至少一条有源沟槽和至少两条虚拟沟槽；衬底上表面的一端设有栅极总线多晶硅；衬底上表面上设有多晶硅桥；介质层覆盖于衬底的整个上表面以及栅极总线多晶硅和多晶硅桥的上表面；多晶硅桥上表面的介质层内设有接触窗口；接触窗口远离栅极总线多晶硅的一端与虚拟沟槽靠近栅极总线多晶硅的一端之间的距离L2>0；由于多晶硅桥上表面较平整，使得在其上表面的介质层内刻蚀接触窗口时不会受到凹凸不平的虚拟沟槽多晶硅的影响，能够刻蚀出完整的接触窗口，另外接触窗口避开了虚拟沟槽的末端，使得刻蚀接触窗口时不会出现破坏虚拟沟槽结构的情况。
-
公开(公告)号：CN115377200A
公开(公告)日：2022-11-22
申请号：CN202211081902.3
申请日：2022-09-06
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/06 , H01L29/08 , H01L29/10 , H01L21/335 , H01L29/772
Abstract: 本发明公开了一种半导体器件及其制备方法，本发明刻蚀的沟槽结构使得导电沟道位于沟槽的侧壁之上，元胞尺寸取决于SiC刻蚀精细程度，不受沟道长度、栅‑源隔离和JFET区宽度的限制，可实现元胞尺寸减小、沟道密度提高、导通电阻下降的有益效果，并且本发明的基区位于沟槽之下，具有屏蔽强电场，保护栅氧介质的有益效果，且不增加源区到漏区的导通电阻。
-
公开(公告)号：CN113707711A
公开(公告)日：2021-11-26
申请号：CN202110962213.2
申请日：2021-08-20
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本发明公开了一种包含融合电阻的结终端结构及其制造方法，包括衬底层（1）、主结环（2）和融合电阻环（4），主结环（2）和融合电阻环（4）均内嵌在衬底层（1）表层中，融合电阻环（4）与主结环（2）相邻，主结环（2）和融合电阻环（4）呈跑道状从内向外依次排列；退火推结工艺前主结环（2）和融合电阻环（4）之间有一定距离不接触，退火推结工艺后主结环（2）和融合电阻环（4）向四周扩散并相互接触。结构在主结环和场限环之间设置了一个融合电阻环，融合电阻环将在推结后与主结环融合在一起，增加主结边缘处的电阻以降低电场集中。
-
公开(公告)号：CN112951790A
公开(公告)日：2021-06-11
申请号：CN202110112529.2
申请日：2021-01-27
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L23/495 , H01L23/49
Abstract: 本发明公开了一种半导体模块，包括模块集电极、模块发射极、子模组、子单元、导电承压体和导电片；所述子单元包括芯片、集电极导体、发射极导体，将芯片通过焊接、烧结或者压接的方式设在集电极导体和发射极导体之间；所述子模组包括承压限位框，承压限位框的腔体中设有若干个所述子单元；所述模块集电极与子单元的集电极导体连接，连接处位于所述承压限位框的腔体中；所述子单元的发射极导体底部连接导电承压体，导电承压体底部连接导电片，导电片底部在承压时与模块发射极连接，在未承压时与模块发射极电分离。优点：通过将芯片子单元模组化的形式，能够降低热阻，提高模块的功率密度及电流等级，降低物料成本与减少加工工序。
-
Patent Agency Ranking
公开(公告)号：CN112086420A
公开(公告)日：2020-12-15
申请号：CN202010997150.X
申请日：2020-09-21
Applicant: 南瑞联研半导体有限责任公司
Abstract: 本发明公开了一种用于功率器件内部连接的弹性组件，包括导电套筒，导电套筒内设有碟簧，导电套筒上口两侧分别设有导电弹片，导电弹片一端与导电套筒侧壁接触形成原子间键合，另一端与碟簧接触，导电套筒上口两侧的导电弹片之间设有导电柱，导电柱一端与两个导电弹片接触，另一端与芯片钼片接触；工作时，在器件发射极和集电极两端施加一定的压力，各个组件连接更为紧密，碟簧通过收缩提供压应力方向的位移Δh，达到器件的负载阈值，此时器件中各芯片间在压应力的作用下导通压降等性能的变化值保持一致；本发明可有效提高压接模块芯片的压应力均衡性，同时极大程度提高模块的电路通流能力。
-
公开(公告)号：CN114203643B
公开(公告)日：2024-12-06
申请号：CN202111524860.1
申请日：2021-12-14
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L23/10 , H01L23/31 , H01L23/367 , H01L29/739
Abstract: 本发明公开了功率半导体器件技术领域的一种弹性压接式半导体模块封装结构，包括内部可容置子模组的外框，所述外框的一面可拆卸安装有发射极板且另一面密封有法兰盘，所述法兰盘包括固定连接的阴极法兰盘和阳极法兰盘，所述阳极法兰盘位于阴极法兰盘的外围，远离外框一侧的所述阴极法兰盘的表面设置有承压凸起，所述承压凸起于外侧施加压力时与子模组集电极电气连接。本发明通过外框密封设置阳极法兰和阴极法兰，使其满足气密性要求；增加了承压凸起，实现与子模组集电极电气连接，且利于提高散热效率。
-
公开(公告)号：CN112951790B
公开(公告)日：2024-03-29
申请号：CN202110112529.2
申请日：2021-01-27
Applicant: 南瑞联研半导体有限责任公司
Abstract: 本发明公开了一种半导体模块，包括模块集电极、模块发射极、子模组、子单元、导电承压体和导电片；所述子单元包括芯片、集电极导体、发射极导体，将芯片通过焊接、烧结或者压接的方式设在集电极导体和发射极导体之间；所述子模组包括承压限位框，承压限位框的腔体中设有若干个所述子单元；所述模块集电极与子单元的集电极导体连接，连接处位于所述承压限位框的腔体中；所述子单元的发射极导体底部连接导电承压体，导电承压体底部连接导电片，导电片底部在承压时与模块发射极连接，在未承压时与模块发射极电分离。优点：通过将芯片子单元模组化的形式，能够降低热阻，提高模块的功率密度及电流等级，降低物料成本与减少加工工序。
-
公开(公告)号：CN111916496B
公开(公告)日：2022-02-11
申请号：CN202010557347.1
申请日：2020-06-18
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/739 , H01L29/06 , H01L23/48
Abstract: 本发明公开了一种IGBT栅极总线结构，包括衬底，沿衬底上表面一端从外到内依次设置的场氧化层和栅极多晶硅，场氧化层和栅极多晶硅之间留有空隙；还包括介质层，介质层覆盖于衬底的整个上表面以及场氧化层和栅极多晶硅的上表面，栅极多晶硅上表面的介质层内开设有栅极接触孔；使得栅极多晶硅的上表面避免出现台阶和不平整，当在栅极多晶硅上表面的介质层内刻蚀栅极接触孔时，不再受栅极多晶硅上表面不平整的影响，能够刻蚀出完整的栅极接触孔。
-
公开(公告)号：CN113921395A
公开(公告)日：2022-01-11
申请号：CN202111190246.6
申请日：2021-10-13
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L21/331 , H01L29/417 , H01L29/08 , H01L29/739
Abstract: 本发明公开了一种低损耗IGBT芯片集电极结构及其制备方法，属于功率半导体器件技术领域。所述制备方法包括：在IGBT芯片的空间电荷区外的场截止层区域注入氢离子或氦离子，对所述氢离子或氦离子进行退火处理，形成空穴复合层。所述低损耗IGBT芯片集电极结构包括阳极、场截止层和空穴复合层。本发明可实现在降低器件关断损耗的同时，保证器件的漏电、导通压降和短路安全工作区。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.03 seconds)
