公开(公告)号：CN113674784A

公开(公告)日：2021-11-19

申请号：CN202110982620.X

申请日：2021-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 池育德 ,  陈媺妼 ,  陈雲昇 ,  林文章 ,  张琮永 ,  林崇荣 ,  金雅琴 ,  余昕芫

IPC: G11C13/00

Abstract: 本文揭示一包括可程序化电阻器的记忆体单元与记忆体系统，记忆体单元包括一或更多个可程序化电阻器及控制晶体管。在一态样中，可程序化电阻器包括用于形成晶体管的栅极结构及一或更多个源极/漏极结构。可通过对栅极结构施加电压来设定可程序化电阻器的电阻，同时启用控制晶体管。可通过感测通过可程序化电阻器的电流来读取由可程序化电阻器储存的数据，同时禁用控制晶体管。在一态样中，通过相同类型的元件实现一或更多个可程序化电阻器及控制晶体管，使记忆体单元可通过简化的制程以压缩方式形成。

公开(公告)号：CN222339878U

公开(公告)日：2025-01-10

申请号：CN202420955000.6

申请日：2024-05-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 池育德 ,  金雅琴 ,  林崇荣 ,  张琮永 ,  陈雲昇 ,  陈媺妼 ,  余昕芫

IPC: H10B20/25

Abstract: 揭露一种记忆体元件。记忆体元件包含记忆体单元，记忆体单元包含晶体管以及复数对串联耦合至晶体管的电阻器。每一对电阻器都包含第一电阻器以及第二电阻器。晶体管沿着基材的主要表面延伸。至少电阻器的第一对形成于多个金属层中的第一者。多个电阻器层中的第一者设置于晶体管上方。至少电阻器的第二对形成于多个金属层中的第二者。多个金属层中的第二者设置于多个电阻器层中的第一者上方。

公开(公告)号：CN222356850U

公开(公告)日：2025-01-14

申请号：CN202420626709.1

申请日：2024-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余昕芫 ,  李明轩 ,  林文杰

IPC: H10D89/60

Abstract: 本公开提供一种半导体装置，包括含有纳米结构装置的第一电路区域及与第一电路区域偏移的第二电路区域。纳米结构装置具设置在多个第一半导体层中的多个纳米结构的垂直堆叠，及包裹环绕垂直堆叠的多个纳米结构的栅极结构。第二电路区域包括电性连接至纳米结构装置的双极性接面装置，及电性连接于双极性接面装置的集极与基极之间的至少一个二极管。至少一布植区域延伸穿过多个第一半导体层与多个第二半导体层，其中多个第二半导体层设置于对应的垂直相邻且成对的多个第一半导体层间。后侧互连结构电性连接至纳米结构装置的源极/漏极区域。