公开(公告)号：CN109412587A

公开(公告)日：2019-03-01

申请号：CN201711096553.1

申请日：2017-11-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 管挺贵 ,  张智贤 ,  沈瑞滨 ,  吴青阳

IPC: H03L7/099 ,  H03L7/08

CPC classification number: H03L7/089 ,  H03L7/083 ,  H03L7/093 ,  H03L7/099 ,  H03L7/0992 ,  H03L7/24 ,  H03L2207/06 ,  H03L2207/50 ,  H03L7/08

Abstract: 本发明实施例公开一种锁相回路电路。所述电路包括数字开关式锁相回路(PLL)及下取样电路，所述数字开关式锁相回路电连接到输入时钟信号连接及输出时钟信号连接，所述下取样电路连接到输入时钟信号连接。所述电路还包括数字控制延迟线及注入脉冲发生器，所述数字控制延迟线接收下取样电路的输出，所述注入脉冲发生器接收数字控制延迟线的输出且被连接成向数字开关式锁相回路(PLL)的一部分提供注入脉冲。所述电路进一步包括注入定时校准电路，所述注入定时校准电路连接到数字控制延迟线的控制输入。所述电路提供对注入定时的校准及带宽优化，从而减小锁相回路的输出信号中的抖动。