-
公开(公告)号:CN119310806A
公开(公告)日:2025-01-14
申请号:CN202411302076.X
申请日:2024-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L23/544 , G03F9/00
Abstract: 本发明的实施例提供了一种半导体器件,包括具有多个芯片区域的衬底。在一些实施例中,半导体器件还包括介于多个芯片区域之间的多条划线。在一些实例中,半导体器件还包括分布在多条划线内的第一多个对准标记区域。在一些实施例中,半导体器件还包括分布在多个芯片区域中的每一个内的第二多个对准标记区域。本发明的实施例提供了一种集成电路IC制造系统。本发明的实施例还提供了一种光刻方法。