公开(公告)号：CN100548870C

公开(公告)日：2009-10-14

申请号：CN200710111036.7

申请日：2007-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家华 ,  吴华书 ,  赖宗沐

IPC: B81C1/00

CPC classification number: B81C1/00142

Abstract: 本发明提供一种形成微机电结构的方法及用于制作微机电结构的模具，特别涉及一种形成微机电结构的方法，包括：提供一基板；形成一第一图案化牺牲层于部分的该基板上，该第一图案化牺牲层包括一主体部与一突出部；形成一第二图案化牺牲层于该第一图案化牺牲层上，覆盖该第一图案化牺牲层的突出部与部分的主体部，其中该第二图案化牺牲层并未覆盖该第一图案化牺牲层的侧壁；形成一元件层于该基板上，以覆盖该基板、该第二图案化牺牲层与该第一图案化牺牲层；以及移除该第一与第二图案化牺牲层，于该基板上留下一微结构。本发明所述的形成微机电结构的方法及用于制作微机电结构的模具，可避免所形成微机电结构的变形或毁损。

公开(公告)号：CN101026113A

公开(公告)日：2007-08-29

申请号：CN200610107809.X

申请日：2006-07-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宸霆 ,  周志成 ,  吴志宏 ,  张家华

IPC: H01L21/66 ,  G01N21/88 ,  G01N21/956 ,  G06K9/00

CPC classification number: G01N21/9501 ,  G01N21/95607

Abstract: 本发明揭示用以识别半导体基板上的缺陷图像的识别系统与识别方法。根据实施例所述的识别方法包括通过测试与测量半导体基板而收集缺陷图像的缺陷数据，从缺陷数据中提取图案，归一化图案的位置、方位以及尺寸，在归一化图案后识别图案。因此，本发明能提高识别效率。

公开(公告)号：CN110941149B

公开(公告)日：2022-03-15

申请号：CN201910895121.X

申请日：2019-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张世明 ,  骆文 ,  刘俊宏 ,  张家华 ,  吴信纬 ,  欧大炜 ,  陈建志 ,  陈建诚

IPC: G03F7/20

Abstract: 本公开提供一种电子束微影系统及电子束微影方法以增加生产量，特别涉及用于电子束微影及增加生产量的方法。由电子束微影系统实现的增加生产量的范例性方法，包括接收包含目标图案的集成电路(IC)设计布局，其中子束微影系统执行第一曝光剂量，以基于集成电路设计布局在工作件上形成目标图案。上述方法还包括插入虚拟图案至集成电路设计布局中，以将集成电路设计布局的图案密度增加到大于或等于临界图案密度，进而产生修改后集成电路设计布局。电子束微影系统执行第二曝光剂量，以基于修改后集成电路设计布局在工作件上形成目标图案，其中第二曝光剂量小于第一曝光剂量。

公开(公告)号：CN100562982C

公开(公告)日：2009-11-25

申请号：CN200610107809.X

申请日：2006-07-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宸霆 ,  周志成 ,  吴志宏 ,  张家华

IPC: H01L21/66 ,  G01N21/88 ,  G01N21/956 ,  G06K9/00

CPC classification number: G01N21/9501 ,  G01N21/95607

Abstract: 本发明揭示用以识别半导体基板上的缺陷图像的识别系统与识别方法。根据实施例所述的识别方法包括通过测试与测量半导体基板而收集缺陷图像的缺陷数据，从缺陷数据中提取缺陷图案，归一化缺陷图案的位置、方位以及尺寸，其中归一化该缺陷图案包括：重新设置该缺陷图案使缺陷图案密度位于中心点，旋转该缺陷图案至预定线条的方位，调整该缺陷图案的尺寸，使该缺陷图案符合预定尺寸，在归一化缺陷图案后识别缺陷图案。因此，本发明能提高识别效率。

公开(公告)号：CN110941149A

公开(公告)日：2020-03-31

申请号：CN201910895121.X

申请日：2019-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张世明 ,  骆文 ,  刘俊宏 ,  张家华 ,  吴信纬 ,  欧大炜 ,  陈建志 ,  陈建诚

IPC: G03F7/20

Abstract: 本公开提供一种电子束微影系统及电子束微影方法以增加生产量，特别涉及用于电子束微影及增加生产量的方法。由电子束微影系统实现的增加生产量的范例性方法，包括接收包含目标图案的集成电路(IC)设计布局，其中子束微影系统执行第一曝光剂量，以基于集成电路设计布局在工作件上形成目标图案。上述方法还包括插入虚拟图案至集成电路设计布局中，以将集成电路设计布局的图案密度增加到大于或等于临界图案密度，进而产生修改后集成电路设计布局。电子束微影系统执行第二曝光剂量，以基于修改后集成电路设计布局在工作件上形成目标图案，其中第二曝光剂量小于第一曝光剂量。

公开(公告)号：CN101104508A

公开(公告)日：2008-01-16

申请号：CN200710111036.7

申请日：2007-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家华 ,  吴华书 ,  赖宗沐

IPC: B81C1/00

CPC classification number: B81C1/00142

Abstract: 本发明提供一种形成微机电结构的方法及用于制作微机电结构的模具，特别涉及一种形成微机电结构的方法，包括：提供一基板；形成一第一图案化牺牲层于部分的该基板上，该第一图案化牺牲层包括一主体部与一突出部；形成一第二图案化牺牲层于该第一图案化牺牲层上，覆盖该第一图案化牺牲层的突出部与部分的主体部，其中该第二图案化牺牲层并未覆盖该第一图案化牺牲层的侧壁；形成一元件层于该基板上，以覆盖该基板、该第二图案化牺牲层与该第一图案化牺牲层；以及移除该第一与第二图案化牺牲层，于该基板上留下一微结构。本发明所述的形成微机电结构的方法及用于制作微机电结构的模具，可避免所形成微机电结构的变形或毁损。