-
公开(公告)号：CN112748643B
公开(公告)日：2024-07-02
申请号：CN202011081893.9
申请日：2020-10-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露提供一种极紫外线微影装置及其使用方法。在范例中，一种极紫外线微影装置包含极紫外线光源和照明器。配置的极紫外线光源产生极紫外线光束以图案化基材上的光阻层。配置的照明器引导极紫外线光束至光罩表面上。在范例中，照明器包含场分面镜和光瞳分面镜。场分面镜包含第一组刻面的配置以分裂极紫外线光束成数个光通道。光瞳分面镜包含第二组刻面的配置以引导数个光通道至光罩表面上。第二组刻面在光瞳分面镜边缘处的分布密度高于在光瞳分面镜中心处。
-
公开(公告)号：CN116954030A
公开(公告)日：2023-10-27
申请号：CN202310705542.8
申请日：2023-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 本公开涉及匹配工具的系统及方法。在一种匹配工具的方法中，判断至少两个曝光机工具的至少两个光学系统的多个像差映图。借由使用至少两个曝光机工具中的每一者的光学系统将第一布局图案分别投影至基板，以产生光阻图案。基于所判断的至少两个光学系统的像差映图，调整上述至少两个光学系统的至少一个泽尼克系数，以最小化每个各自的基板上的光阻图案的第一区中的关键尺寸变异。
-
公开(公告)号：CN115881626A
公开(公告)日：2023-03-31
申请号：CN202210645451.5
申请日：2022-06-09
Applicant: 台湾积体电路制造股份有限公司
Inventor： 张世明
IPC: H01L21/768
Abstract: 本公开总体涉及半导体器件及其制造方法。在一种制造半导体器件的方法中，在设置在衬底之上的第一层间电介质(ILD)层中形成第一导电图案，在第一导电图案和第一ILD层之上形成第二ILD层，在第二ILD层中形成过孔接触件以接触第一导电图案的上表面，在过孔接触件之上形成第二导电图案，其中在平面图中，过孔接触件的上表面的一部分从第二导电图案暴露，通过使用第二导电图案作为蚀刻掩模来蚀刻过孔接触件的一部分，从而在过孔接触件与第二ILD层之间形成空间，以及在第二ILD层之上形成第三ILD层。
-
公开(公告)号：CN111258174A
公开(公告)日：2020-06-09
申请号：CN201911199854.6
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种光微影图案化系统包括：一光罩，其具有图案化特征；一薄膜，其具有多个开口；一辐射源，其用以发射辐射以反射及/或投射该些图案化特征；及一或多个反射镜，其用以将所反射及/或投射的图案化特征引导至一晶圆上。该薄膜用以保护该光罩免受颗粒及浮动污染物的影响。该多个开口占该薄膜的侧表面面积的5％至99.9％。该薄膜可在该些图案化特征的一侧上附接至该光罩、置放在该辐射源与该晶圆之间的一光路旁侧，或置放在反射镜与该辐射源之间的一光路中。该薄膜中的该多个开口由多种条形材料形成，或形成为一蜂巢状结构或一网状结构。
-
公开(公告)号：CN110941149A
公开(公告)日：2020-03-31
申请号：CN201910895121.X
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 本公开提供一种电子束微影系统及电子束微影方法以增加生产量，特别涉及用于电子束微影及增加生产量的方法。由电子束微影系统实现的增加生产量的范例性方法，包括接收包含目标图案的集成电路(IC)设计布局，其中子束微影系统执行第一曝光剂量，以基于集成电路设计布局在工作件上形成目标图案。上述方法还包括插入虚拟图案至集成电路设计布局中，以将集成电路设计布局的图案密度增加到大于或等于临界图案密度，进而产生修改后集成电路设计布局。电子束微影系统执行第二曝光剂量，以基于修改后集成电路设计布局在工作件上形成目标图案，其中第二曝光剂量小于第一曝光剂量。
-
Patent Agency Ranking
公开(公告)号：CN109782528A
公开(公告)日：2019-05-21
申请号：CN201811334345.5
申请日：2018-11-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/36
Abstract: 本文提供了用于执行光学邻近修正和用于形成光掩模的技术的各个实例。在一些实例中，接收布局，布局包括要在光掩模上形成的形状。确定用于形状的多个目标光刻轮廓，多个目标光刻轮廓包括用于第一组工艺条件的第一目标轮廓和用于第二组工艺条件的与第一目标轮廓不同的第二目标轮廓。执行布局的光刻模拟以在第一组工艺条件下产生第一模拟轮廓，并且在第二组工艺条件下产生第二模拟轮廓。基于第一模拟轮廓和第一目标轮廓之间以及第二模拟轮廓和第二目标轮廓之间的边缘放置误差确定对布局的修改。本发明的实施例还涉及光学邻近修正和光掩模。
-
公开(公告)号：CN106469713B
公开(公告)日：2019-03-26
申请号：CN201510859727.X
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明提供了一种半导体装置及其制造方法。该半导体装置包含设置于基底上的基底特征部件，基底特征部件具有延伸于第一方向的第一长度及延伸于第二方向的第二长度，第一长度大于第二长度，装置更包含设置于基底上的第一材料特征部件，第一材料特征部件具有与基底特征部件物理接触的第一表面及相对于第一表面的第二表面，第一表面具有延伸于第一方向的第三长度及延伸于第二方向的第四长度，第三长度大于第四长度，第二表面具有延伸于第一方向的第五长度及延伸于第二方向的第六长度，第六长度大于第五长度。
-
公开(公告)号：CN104050309B
公开(公告)日：2018-11-06
申请号：CN201410017755.2
申请日：2014-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种更改部件图案的方法，包括：从设计图案中提取主图案和切割图案，以及如果任一部件图案违反了布局规则，则更改主图案和切割图案中的至少一个，其中，按照在形成主图案的过程中改进工艺窗口的一组工艺指南布置主图案。本发明还公开了主图案和切割图案的布局优化。
-
公开(公告)号：CN108227393A
公开(公告)日：2018-06-29
申请号：CN201710982998.3
申请日：2017-10-20
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F1/36 , G03F7/70616
Abstract: 一种目标最佳化方法，包括接收一集成电路设计布局的一目标图案，其中目标图案具有一对应的目标轮廓；修改该目标图案，其中该修改后的目标图案具有一对应的修改目标轮廓；以及当该修改后的目标图案达到一限制层对该目标图案所定义的功能性时，产生一最佳化的目标图案。该最佳化方法还可包括，根据该限制层定义出一成本函数，该成本函数根据该目标图案的轮廓与该限制层之间的空间关系来定义。
-
公开(公告)号：CN103383937B
公开(公告)日：2016-05-04
申请号：CN201210365150.3
申请日：2012-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L21/76838 , H01L21/76897 , H01L23/522 , H01L23/5221 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及具有自对准金属线互连件的无通孔互连结构。具体提供了一种半导体器件。该半导体器件包括设置在衬底上方的第一导线。第一导线位于第一互连层中并沿着第一方向延伸。半导体器件包括每一条均沿着不同于第一方向的第二方向延伸的第二导线和第三导线。第二导线和第三导线位于不同于第一互连层的第二互连层中。第二导线和第三导线通过位于第一导线上方或下方的间隙分开。半导体器件包括将第二导线和第三导线电连接起来的第四导线。第四导线位于不同于第一互连层和第二互连层的第三互连层中。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.046 seconds)
