记忆体装置及其操作方法
    1.
    发明公开

    公开(公告)号:CN115472188A

    公开(公告)日:2022-12-13

    申请号:CN202210273230.X

    申请日:2022-03-18

    IPC分类号: G11C5/14 G11C5/06

    摘要: 揭示了一种记忆体装置及其操作方法,记忆体装置包括储存位元数据的位元单元。位元单元包括耦合至节点的多个第一晶体管;多个第二晶体管,各个第二晶体管串联耦合至第一晶体管中的相应一者;及至少一第三晶体管。第一晶体管响应于控制信号而开启。第二晶体管响应于第一字线信号而开启。至少一第三晶体管具有用于接收第二字线信号的控制端子。在记忆体装置的程序模式下,至少一第三晶体管响应于第二字线信号提供调整电压至节点。调整电压与至少一第三晶体管的第一端子的电压位准相关联。

    半导体器件及其制造方法
    2.
    发明公开

    公开(公告)号:CN116896883A

    公开(公告)日:2023-10-17

    申请号:CN202310617857.7

    申请日:2023-05-29

    摘要: 一种半导体器件包括衬底、设置在衬底上的第一感测放大器、设置在衬底上并且在x方向上与第一感测晶体管相邻的第一字线驱动器、以及在z方向上设置在第一感测放大电路上方和第一字线驱动器上方的第一存储器阵列。多个第一导电区段在x方向和y方向上交替延伸,并且设置在第一存储器阵列和第一感测放大器之间,并且被配置为将第一感测放大电路电连接到第一存储器阵列的第一位线。多个第二导电区段在x方向和y方向上交替延伸,并且设置在第一存储器阵列和第一字线驱动器之间,并且被配置为将第一字线驱动器电连接到第一存储器阵列的第一字线。本申请的实施还公开了一种制造半导体器件的方法。

    记忆体装置及操作记忆体装置的方法

    公开(公告)号:CN114882930A

    公开(公告)日:2022-08-09

    申请号:CN202210306500.2

    申请日:2022-03-25

    IPC分类号: G11C17/04 G11C17/06

    摘要: 揭示一种记忆体装置及操作记忆体装置的方法。在一态样中,记忆体装置包括多个非挥发性记忆体单元,上述多个非挥发性记忆体单元中的每一者可操作地耦接至字元线、栅极控制线以及位元线。上述多个非挥发性记忆体单元中的每一者包括第一晶体管、第二晶体管、第一经二极管连接的晶体管以及电容器。第一晶体管、第二晶体管以及第一经二极管连接的晶体管串联耦接,并且电容器具有连接至共用节点的第一端,上述共用节点在第一经二极管连接的晶体管与第二晶体管之间。

    集成电路、记忆体电路以及用于操作记忆体电路的方法

    公开(公告)号:CN118918937A

    公开(公告)日:2024-11-08

    申请号:CN202410550358.5

    申请日:2024-05-06

    摘要: 一种集成电路、记忆体电路以及用于操作记忆体电路的方法。集成电路包括一或多个功能电路以及可操作地耦接至一或多个功能电路的时脉产生电路。时脉产生电路用以:接收控制信号以在第一操作模式与第二操作模式之间切换一或多个功能电路;接收分别相应于第一操作模式与第二操作模式的第一时脉信号与第二时脉信号;以及基于第一时脉信号或第二时脉信号向一或多个功能电路输出时脉脉冲信号。时脉产生电路用以产生第一传导路径或第二传导路径以输出时脉脉冲信号。第一传导路径与第二传导路径中每一者包括预定门延迟数。本揭露的一些实施例用以提高记忆体装置的操作速度。

    记忆体装置
    5.
    实用新型

    公开(公告)号:CN220357812U

    公开(公告)日:2024-01-16

    申请号:CN202321112266.6

    申请日:2023-05-10

    IPC分类号: G11C7/12

    摘要: 本申请提供一种记忆体装置,包含多个字线(WL)。记忆体装置包括多个驱动器,每个驱动器用以控制多个WL中的对应一个,每个驱动器包含具有第一导电类型的第一晶体管及具有第二导电类型的第二晶体管。驱动器中的第一驱动器的第一晶体管形成在基板的第一井中,并且此第一驱动器的第二晶体管形成在基板的第二井中。第一井与第二井隔开。