公开(公告)号：CN1278426C

公开(公告)日：2006-10-04

申请号：CN02105861.X

申请日：2002-04-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建炜 ,  卓静玟 ,  何大椿

IPC: H01L27/112 ,  H01L27/10

Abstract: 一种无接触区形成于存储单元区的分栅快闪存储单元阵列结构，形成于半导体基板之上，其至少包含：多个隔离区块，以阵列排列方式形成于该半导体基板上；多个快闪存储单元，每一该快闪存储单元包含浮置栅极，以阵列排列方式形成于该半导体基板上，且位于该多个隔离区块以外的有源区上，而构成多列快闪存储单元，每列快闪存储单元共用一控制栅极线；多个纵行扩散区形成于该隔离区块纵行之间的半导体基板内，且与上述每列快闪存储单元的控制栅极线相会；因此，经由指定列的控制栅极及指定行扩散区可分别指定一存储单元，以进行对该被指定的存储单元编程，或读取资料；上述存储单元的接触形成于存储单元区以外的半导体基板内。

公开(公告)号：CN100340000C

公开(公告)日：2007-09-26

申请号：CN02103595.4

申请日：2002-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建炜

IPC: H01L27/112 ,  H01L29/788

Abstract: 一种记忆性半导体存储器。为提供一种节省芯片上空间、控制闸极的宽度不受光学微影术限制的半导体信息存储装置，提出本发明，它包括半导体基板、相隔设置于半导体基板上的位元区、源极区、信道、浮动闸极、控制闸极、形成于位元区与源极区间的半导体基板上的第一介电层；浮动闸极呈上尖下宽的中空火山口状；依浮动闸极设有覆盖于浮动闸极上方周围的第二介电层及与第二介电层结合的第三介电层；其中第二介电层顺应性地覆盖浮动闸极的火山口内侧及外侧，且第三介电层的高度低于浮动闸极的尖端；浮动闸极的底面与下方的源极区部分重叠；控制闸极设置于第二、三介电层上。

公开(公告)号：CN1462075A

公开(公告)日：2003-12-17

申请号：CN02103595.4

申请日：2002-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建炜

IPC: H01L27/112

Abstract: 一种记忆性半导体存储器。为提供一种节省芯片上空间、控制闸极的宽度不受光学微影术限制的半导体信息存储装置，提出本发明，它包括半导体基板、相隔设置于半导体基板上的位元区、源极区、信道、浮动闸极、控制闸极、形成于位元区与源极区间的半导体基板上第一介电层；浮动闸极呈上尖下宽的中空火山口状；依浮动闸极设有覆盖于浮动闸极上方周围的第二介电层及与第二介电层结合的第三介电层；浮动闸极的底面与下方的源极区部分重叠；控制闸极设置于第二、三介电层上。

公开(公告)号：CN1450645A

公开(公告)日：2003-10-22

申请号：CN02105861.X

申请日：2002-04-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建炜 ,  卓静玟 ,  何大椿

IPC: H01L27/112 ,  H01L27/10

Abstract: 一种无接触区形成于存储单元区的分栅快闪存储单元阵列结构，形成于半导体基板之上，其至少包含：复数个隔离区块，以阵列排列方式形成于该半导体基板上；复数个快闪存储单元，每一该快闪存储单元包含浮置栅极，以阵列排列方式形成于该半导体基板上，且位于该复数个隔离区块以外的主动区上，而构成复数列快闪存储单元，每列快闪存储单元共用一控制栅极线；复数纵行扩散区形成于该隔离区块纵行之间的半导体基板内，且与上述每列快闪存储单元的控制栅极线相会；因此，经由指定列的控制栅极及指定行扩散区可分别指定一存储单元，以进行对该被指定的存储单元程序化，或读取资料；上述存储单元的接触形成于存储单元区以外的半导体基板内。