公开(公告)号：CN110875176B

公开(公告)日：2023-02-21

申请号：CN201910801097.9

申请日：2019-08-28

申请人： 台湾积体电路制造股份有限公司

发明人： 张竞予 ,  许仲豪 ,  王伟任 ,  潘兴强 ,  李资良

IPC分类号： H01L21/027 ,  H01L21/033 ,  H01L21/8234

摘要： 本发明涉及一种半导体装置的形成方法。本发明实施例提供一种图案化制程。对光阻层进行图案化。通过金属氧化物的沉积制程，将至少部分的光阻层从有机材料转化为无机材料。全部或一些的图案化的光阻层可被转化成碳‑金属‑氧化物。可于图案化的光阻层上形成金属氧化物壳。在转化之后，图案化的光阻层作为蚀刻下层的蚀刻遮罩。

公开(公告)号：CN110610898A

公开(公告)日：2019-12-24

申请号：CN201910156440.9

申请日：2019-03-01

申请人： 台湾积体电路制造股份有限公司

发明人： 王伟任 ,  潘兴强 ,  张竞予 ,  蔡万霖 ,  许仲豪 ,  李资良

IPC分类号： H01L21/768 ,  H01L21/8234

摘要： 本发明实施例提供半导体装置与其形成方法。方法包括形成第一遮罩层于下方层上；图案化第一遮罩层以形成第一开口；形成非顺应膜于第一遮罩层上，其中形成于第一遮罩层的上表面上的非顺应膜的第一厚度，大于形成于第一遮罩层的侧壁表面上的非顺应膜的第二厚度；进行除渣制程，其中除渣制程移除第一开口中的非顺应膜的部分；以及采用图案化的第一遮罩层与非顺应膜的保留部分作为蚀刻遮罩，并蚀刻下方层。

公开(公告)号：CN115831859A

公开(公告)日：2023-03-21

申请号：CN202210719650.6

申请日：2022-06-23

申请人： 台湾积体电路制造股份有限公司

发明人： 许仲豪 ,  张竞予 ,  王伟任 ,  陈哲明

IPC分类号： H01L21/762

摘要： 公开了制造半导体器件的方法以及由该方法形成的半导体器件。在实施例中，方法包括在半导体衬底上方形成第一介电层；在第一介电层上方形成第一硬掩模层；蚀刻第一硬掩模层以形成暴露第一介电层的顶表面的第一开口；对第一介电层的顶表面和第一硬掩模层的顶表面执行等离子体处理工艺；在执行等离子体处理工艺之后，在第一硬掩模层的侧表面上选择性地沉积间隔件，在选择性地沉积间隔件之后，第一介电层的顶表面和第一硬掩模层的顶表面没有间隔件；以及将间隔件用作掩模来蚀刻第一介电层。

公开(公告)号：CN110875176A

公开(公告)日：2020-03-10

申请号：CN201910801097.9

申请日：2019-08-28

申请人： 台湾积体电路制造股份有限公司

发明人： 张竞予 ,  许仲豪 ,  王伟任 ,  潘兴强 ,  李资良

IPC分类号： H01L21/027 ,  H01L21/033 ,  H01L21/8234

摘要： 本发明涉及一种半导体装置的形成方法。本发明实施例提供一种图案化制程。对光阻层进行图案化。通过金属氧化物的沉积制程，将至少部分的光阻层从有机材料转化为无机材料。全部或一些的图案化的光阻层可被转化成碳-金属-氧化物。可于图案化的光阻层上形成金属氧化物壳。在转化之后，图案化的光阻层作为蚀刻下层的蚀刻遮罩。

公开(公告)号：CN116565021A

公开(公告)日：2023-08-08

申请号：CN202310395054.1

申请日：2023-04-13

申请人： 台湾积体电路制造股份有限公司

发明人： 王伟任 ,  王仁宏 ,  李资良

IPC分类号： H01L29/78 ,  H01L23/48 ,  H01L23/538 ,  H01L21/764

摘要： 一种半导体装置及其制造方法，半导体装置包括第一导电特征；在第一导电特征上方的第一介电层；延伸穿过第一介电层的第二导电特征；在第一介电层与第二导电特征之间的气隙；以及在第二导电特征及第一介电层上方的蚀刻停止层。蚀刻停止层覆盖气隙，且气隙在蚀刻停止层的最底部表面上方延伸。

公开(公告)号：CN115995425A

公开(公告)日：2023-04-21

申请号：CN202210813700.7

申请日：2022-07-11

申请人： 台湾积体电路制造股份有限公司

发明人： 王伟任 ,  王仁宏 ,  李资良

IPC分类号： H01L21/8238 ,  H01L27/092

摘要： 公开了一种形成导电部件的改进方法和由该方法形成的半导体器件。在实施例中，方法包括形成延伸穿过第一介电层的金属线，金属线电耦合到晶体管；在金属线上选择性地沉积牺牲材料；在第一介电层上方并邻近牺牲材料选择性地沉积第一介电材料；在第一介电材料上方选择性地沉积第二介电材料；去除牺牲材料以形成暴露金属线的第一凹槽；以及形成位于第一凹槽中并且电耦合到金属线的金属通孔。本发明的实施例还提供了半导体器件及其制造方法。

公开(公告)号：CN114883260A

公开(公告)日：2022-08-09

申请号：CN202210113447.4

申请日：2022-01-30

申请人： 台湾积体电路制造股份有限公司

发明人： 吴采伶 ,  薛琇文 ,  王伟任 ,  黄柏翔 ,  陈启平 ,  王仁宏

IPC分类号： H01L21/8234

摘要： 在实施例中，半导体装置的制造方法包括在第一金属间介电层中形成第一导电特征；在第一导电特征上沉积阻挡层且阻挡层物理接触第一导电特征；在第一金属间介电层上沉积第一介电层且第一介电层与第一金属间介电层物理接触；在第一介电层上沉积第二介电层且第二介电层与第一介电层物理接触；移除阻挡层；在任何物理接触第一导电特征和第二介电层的上方位置沉积蚀刻停止层；在蚀刻停止层上方形成第二金属间介电层；在第二金属间介电层和蚀刻停止层中蚀刻开口以显露第一导电特征；以及在开口中形成第二导电特征。