-
公开(公告)号：CN118693072A
公开(公告)日：2024-09-24
申请号：CN202410697720.1
申请日：2024-05-31
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/02 , H01L21/822 , H02H9/04
摘要： 一种半导体器件的静电放电(ESD)保护单元区域包括并联耦合在第一电源轨PRl和第二电源轨PR2之间的电阻器‑二极管梯和电源钳位电路。电阻器‑二极管梯还耦合在半导体器件的输入/输出(I/O)焊盘和半导体器件的核心电路之间。电阻器‑二极管梯包括：第一二极管，耦合在第一节点和第一电源轨之间；第一电阻器，耦合在第一节点和第二节点之间；第二二极管，耦合在第二节点和第一电源轨之间；第三二极管，耦合在第一节点和第二电源轨之间；以及第四二极管，耦合在第二节点和第二电源轨之间。第一节点耦合至I/O焊盘。电阻器‑二极管梯耦合在I/O焊盘和核心电路之间。
-
公开(公告)号：CN108122902B
公开(公告)日：2020-12-08
申请号：CN201710733120.6
申请日：2017-08-24
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/02
摘要： 本发明的实施例涉及一种静电放电(ESD)保护器件，具有连接至第一电节点的源极区、连接至与第一电节点不同的第二电极的第一漏极区，以及位于源极区和第一漏极区之间的扩展漏极区。扩展漏极区包括N个电浮动掺杂区和连接至第二电极的M个栅极区，其中，N和M是大于1的整数并且N等于M。N个电浮动掺杂区的每一个电浮动掺杂区与M个栅极区的每一个栅极区相间布置。本发明的实施例还涉及一种集成电路(IC)。
-
公开(公告)号：CN109585438A
公开(公告)日：2019-04-05
申请号：CN201711174413.1
申请日：2017-11-22
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/02
摘要： 一种具有静电放电保护的集成电路装置包括具有阱的衬底，所述阱具有第一导电类型且形成在所述衬底上。漏极区具有至少一个漏极扩散区及至少一个漏极导电嵌体，所述至少一个漏极扩散区具有第二导电类型且植入在阱中，所述至少一个漏极导电嵌体位于所述阱上。漏极导电嵌体电连接到漏极扩散区及输入/输出接垫。源极区包括多个源极扩散区，所述多个源极扩散区具有第二导电类型且植入在阱中，且所述源极扩散区电连接到电压端子。
-
公开(公告)号：CN106560923A
公开(公告)日：2017-04-12
申请号：CN201610751709.4
申请日：2016-08-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/02
CPC分类号： H01L27/0262 , H01L27/0207 , H01L27/0255 , H01L29/0692 , H01L29/1095 , H01L29/861 , H01L27/0248
摘要： 静电放电(ESD)保护电路包括形成具有多行和多列的阵列的多组p型重掺杂半导体带(p+带)和多组n型重掺杂半导体带(n+带)。在多行和多列的每一个中，多组p+带和多组n+带被分配为交替布局。ESD保护电路还包括多个栅极堆叠件，每一个栅极堆叠件都包括与多组p+带中的一组的边缘对准的第一边缘、和与多组n+带中的一组的边缘对准的第二边缘。本发明还提供了具有棋盘式布局的SCR。
-
公开(公告)号：CN102545922A
公开(公告)日：2012-07-04
申请号：CN201110457091.8
申请日：2011-12-27
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H02H9/046 , H01L27/0262 , H03F3/24 , H04B1/0475 , H04B2001/0408
摘要： 一种用于射频发射机的静电放电电路，包括：可控硅整流器(SCR)，电耦合至功率放大器的输出；ESD检测电路，响应于在ESD总线上检测到静电放电来触发SCR；以及ESD箝位电路，耦合至第一电压线。
-
公开(公告)号：CN113629049A
公开(公告)日：2021-11-09
申请号：CN202011634055.X
申请日：2020-12-31
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/02
摘要： 本文公开了一种静电放电器件。该静电放电器件包括静电放电(ESD)检测器、偏置发生器和ESD驱动器，该ESD驱动器包括彼此串联耦合的至少两个晶体管。ESD检测器被配置为检测输入信号并响应于检测到ESD事件而生成检测信号。偏置发生器被配置为根据检测信号生成偏置信号。至少两个晶体管根据偏置信号和逻辑控制信号来控制，并且将输入信号施加在至少两个晶体管两端。本文还公开了用于操作静电放电器件的方法。
-
公开(公告)号：CN109786370B
公开(公告)日：2021-04-27
申请号：CN201810970800.4
申请日：2018-08-24
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明描述了用于各种智能二极管的示例性配置和布置。本发明的智能二极管可以实现为静电放电保护电路的部分，以保护其他电子电路免受由静电放电事件导致的电流的影响。静电放电保护电路耗散由静电放电事件产生的一个或多个不期望的瞬态信号。在一些情况下，一些载流子电子和/或载流子空穴可以从本发明的智能二极管流入到半导体衬底中。本文描述的示例性配置和布置包括设计为收集这些载流子电子和/或载流子空穴的各种区域，以降低这些载流子电子和/或载流子空穴导致其他电子电路的闭锁的可能性。本发明的实施例还提供了集成电路。
-
公开(公告)号：CN102545922B
公开(公告)日：2014-09-17
申请号：CN201110457091.8
申请日：2011-12-27
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H02H9/046 , H01L27/0262 , H03F3/24 , H04B1/0475 , H04B2001/0408
摘要： 一种用于射频发射机的静电放电电路，包括：可控硅整流器(SCR)，电耦合至功率放大器的输出；ESD检测电路，响应于在ESD总线上检测到静电放电来触发SCR；以及ESD箝位电路，耦合至第一电压线。
-
公开(公告)号：CN113054636B
公开(公告)日：2024-09-06
申请号：CN202110268311.6
申请日：2021-03-12
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明的实施例涉及钳位电路、静电放电保护电路及其操作方法。钳位电路包括耦合在第一节点和第二节点之间的静电放电(ESD)检测电路。钳位电路还包括第一类型的第一晶体管。第一晶体管具有通过第三节点耦合到至少ESD检测电路的第一栅极、耦合到第一节点的第一漏极以及耦合到第二节点的第一源极。钳位电路还包括充电电路，充电电路耦合在第二节点和第三节点之间，并且被配置为在第二节点处的ESD事件期间对第三节点充电。
-
公开(公告)号：CN112530934A
公开(公告)日：2021-03-19
申请号：CN202010968158.3
申请日：2020-09-15
申请人： 台湾积体电路制造股份有限公司
摘要： 一种半导体装置包括第一二极管、第二二极管、箝位电路及第三二极管。第一二极管耦接在输入/输出(I/O)垫与第一电压端子之间。第二二极管与第一二极管、I/O垫及第二电压端子耦接。箝位电路耦接在第一电压端子与第二电压端子之间。第二二极管及箝位电路用以引导在I/O垫与第一电压端子之间流动的静电放电(electrostatic discharge，ESD)电流的第一部分。耦接至第一电压端子的第三二极管以及第二二极管包括第一半导体结构，其用以引导在I/O垫与第一电压端子之间流动的ESD电流的第二部分。
-
-
-
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.035 秒)
