公开(公告)号：CN115346568A

公开(公告)日：2022-11-15

申请号：CN202210726249.5

申请日：2022-06-23

申请人： 台湾积体电路制造股份有限公司

发明人： 李婕 ,  黄家恩 ,  刘逸青 ,  郑文昌 ,  王奕

IPC分类号： G11C7/10 ,  G11C7/06 ,  G11C11/4091 ,  G11C11/4096

摘要： 本发明的实施例涉及一种存储器器件及其读写方法。存储器器件包括：被配置为储存数据的存储器阵列、耦合到存储器阵列的感测放大器电路、以及耦合到感测放大器电路的读取电路，其中读取电路包括接收读取列选择信号以用于激活的第一输入。读取电路在读取操作期间通过读取电路从存储器阵列中读取数据。

公开(公告)号：CN115376580A

公开(公告)日：2022-11-22

申请号：CN202210557199.2

申请日：2022-05-20

申请人： 台湾积体电路制造股份有限公司

发明人： 李婕 ,  黄家恩 ,  刘逸青 ,  郑文昌 ,  王奕

IPC分类号： G11C11/4063 ,  G06N3/063 ,  H01L23/48 ,  H01L21/768

摘要： 一种存储器电路包括第一电路和第二电路。第一电路包括具有多个位线的DRAM阵列，第二电路包括计算电路，计算电路包括感测放大器电路。边界层位于第一电路和第二电路之间，并且边界层包括被配置为将多个位线电连接到感测放大器电路的多个通孔结构。本申请的实施例还涉及一种神经网络电路和制造集成电路器件的方法。

公开(公告)号：CN115346573A

公开(公告)日：2022-11-15

申请号：CN202210812563.5

申请日：2022-07-11

申请人： 台湾积体电路制造股份有限公司

发明人： 李婕 ,  黄家恩 ,  刘逸青 ,  郑文昌 ,  王奕

IPC分类号： G11C11/408 ,  G11C11/4094 ,  G06N3/04 ,  G06N3/08

摘要： 一种存储器器件包括乘法单元和可配置求和单元。乘法单元被配置为接收第N层的数据和权重，其中N是正整数。乘法单元被配置为将数据乘以权重以提供乘法结果。可配置求和单元由第N层值配置以接收第N层数量的输入并执行第N层数量的加法，并且对乘法结果求和并提供可配置求和单元输出。本申请的实施例还提供了一种操作存储器器件的方法。

公开(公告)号：CN218181836U

公开(公告)日：2022-12-30

申请号：CN202221635178.X

申请日：2022-06-27

申请人： 台湾积体电路制造股份有限公司

发明人： 李婕 ,  黄家恩 ,  刘逸青 ,  郑文昌 ,  王奕

IPC分类号： G11C16/24

摘要： 本实用新型提供一种存内运算装置。在一些实施例中，一种集成电路(IC)组件包括有源半导体层、形成于所述有源半导体层内的电路系统、包括形成于所述有源半导体层上方的导电层区、以及形成于所述导电层区中的内存模块。内存组件包括记忆胞的三维阵列，所述记忆胞中的每一者适于存储权重值，并且适于在每一记忆胞处产生指示所存储的权重值与施加至所述记忆胞的输入信号之间的乘积的信号。所述内存模块更适于在所述有源半导体层的方向上同时传输来自所述记忆胞的乘积信号。