-
公开(公告)号：CN110970438B
公开(公告)日：2022-07-29
申请号：CN201910917271.6
申请日：2019-09-26
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/11502 , H01L27/11507
摘要： 一些实施例涉及铁电随机存取存储器(FeRAM)器件。该FeRAM器件包括：底部电极结构和位于底部电极结构上面的顶部电极。顶部电极具有在顶部电极的最外侧壁之间测量的第一宽度。铁电结构将底部电极结构与顶部电极分隔开。铁电结构具有在铁电结构的最外侧壁之间测量的第二宽度。第二宽度大于第一宽度，使得铁电结构包括反映第一宽度和第二宽度之间的差的凸缘。介电侧壁间隔件结构设置在凸缘上，并且覆盖顶部电极的最外侧壁。本发明的实施例还涉及存储器器件及其形成方法。
-
公开(公告)号：CN110429086B
公开(公告)日：2021-12-14
申请号：CN201810998573.6
申请日：2018-08-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/11585 , H01L27/1159 , H01L27/11592 , H01L27/115
摘要： 本申请的各个实施例针对集成电路及其形成方法。在一些实施例中，形成将衬底的存储区域与衬底的逻辑区域分隔开的隔离结构。在半导体存储区域上形成存储单元结构，并且形成覆盖存储单元结构和逻辑半导体区域的存储器覆盖层。对存储器覆盖层实施第一蚀刻以从逻辑半导体区域去除存储器覆盖层，并且限定隔离结构上的倾斜的面向逻辑器件的侧壁。在逻辑半导体区域上形成逻辑器件结构。此外，对存储器覆盖层实施第二蚀刻以从存储器半导体去除存储器覆盖层，同时留下存储器覆盖层的限定面向逻辑器件的侧壁的伪段。
-
公开(公告)号：CN111863820A
公开(公告)日：2020-10-30
申请号：CN202010332129.8
申请日：2020-04-24
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/11507
摘要： 在一些实施例中，本揭示实施例是关于一种集成晶片及形成集成晶片的方法，此集成晶片包括布置在基板上方的一或多个堆叠的层间介电层内的一或多个下部互连层。底部电极设置在一或多个互连层上方，并且顶部电极设置在底部电极上方。铁电层设置在底部电极的第一表面与顶部电极的第二表面之间并且接触此第一表面及此第二表面。铁电层包括沿着垂直于第二方向的第一方向延伸越过顶部电极及底部电极的外表面的突起，此第二方向与第一表面正交。突起被限定在沿着第一及第二表面延伸的线之间。
-
公开(公告)号：CN110875333A
公开(公告)日：2020-03-10
申请号：CN201910609485.7
申请日：2019-07-08
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/1159
摘要： 在一个实施例中，本发明涉及存储器结构。存储器结构具有设置在衬底内的源极区和漏极区。选择栅极设置在源极区和漏极区之间的衬底上方。铁电随机存取存储器(FeRAM)器件设置在选择栅极和源极区之间的衬底上方。FeRAM器件包括布置在衬底和导电电极之间的铁电材料。本发明的实施例还涉及存储器结构、集成芯片和形成存储器结构的方法。本发明的实施例还涉及嵌入式铁电存储器单元。
-
公开(公告)号：CN110875333B
公开(公告)日：2023-12-26
申请号：CN201910609485.7
申请日：2019-07-08
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H10B51/30
摘要： 在一个实施例中，本发明涉及存储器结构。存储器结构具有设置在衬底内的源极区和漏极区。选择栅极设置在源极区和漏极区之间的衬底上方。铁电随机存取存储器(FeRAM)器件设置在选择栅极和源极区之间的衬底上方。FeRAM器件包括布置在衬底和导电电极之间的铁电材料。本发明的实施例还涉及存储器结构、集成芯片和形成存储器结构的方法。本发明的实施例还涉及嵌入式铁电存储器单元。
-
公开(公告)号：CN115841986A
公开(公告)日：2023-03-24
申请号：CN202210553370.2
申请日：2022-05-20
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/768 , H10B53/00
摘要： 本发明的实施例提供了一种集成芯片，包括衬底；下部介电结构，位于衬底上方；互连件，位于下部介电结构内；蚀刻停止层，位于下部介电结构上方；层间介电层，位于蚀刻停止层上方；一个或多个开口，延伸穿过层间介电层和蚀刻停止层；存储器单元，包括设置在一个或多个开口上方和一个或多个开口内下部电极、数据存储层和上部电极；其中，下部电极、数据存储层和上部电极中的每个延伸到一个或多个开口中并且位于横向于一个或多个开口的层间介电层上方。本发明的实施例还提供了形成集成芯片的方法。
-
公开(公告)号：CN112310085A
公开(公告)日：2021-02-02
申请号：CN202010488850.6
申请日：2020-06-02
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/11507
摘要： 在实施例中，一种结构包括位于器件的第一区中的一个或多个第一晶体管，所述一个或多个第一晶体管支持器件的存储器存取功能。所述结构包括一个或多个铁电随机存取存储器电容器，所述一个或多个铁电随机存取存储器电容器在第一区中位于在所述一个或多个第一晶体管之上的第一金属间介电层中。所述结构还包括一个或多个金属‑铁电绝缘体‑金属解耦电容器，所述一个或多个金属‑铁电绝缘体‑金属解耦电容器在第一金属间介电层中位于器件的第二区中。金属‑铁电绝缘体‑金属电容器可包括两个或更多个串联耦合的电容器以用作分压器。
-
-
公开(公告)号：CN115696931A
公开(公告)日：2023-02-03
申请号：CN202210131759.8
申请日：2022-02-14
申请人： 台湾积体电路制造股份有限公司
摘要： 在一些实施例中，本发明涉及集成芯片。集成芯片包括设置在围绕互连件的下介电结构上方的下绝缘结构。下绝缘结构具有延伸穿过下绝缘结构的侧壁。底部电极沿下绝缘结构的侧壁和上表面布置，数据存储结构设置在底部电极的第一内侧壁和上表面上，并且顶部电极设置在数据存储结构的第二内侧壁和上表面上。互连通孔位于顶部电极的上表面上。底部电极的底面横向位于互连通孔的底面的外侧。本申请的实施例还涉及形成集成芯片的方法。
-
公开(公告)号：CN115528170A
公开(公告)日：2022-12-27
申请号：CN202210051032.9
申请日：2022-01-17
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L49/02 , H01L27/11502
摘要： 提供了一种半导体装置及其制造方法。该方法包括在基板上沉积铁电层；进行第一游离物理沉积制程以在铁电层上沉积上电极层；图案化上电极层为上电极；以及图案化铁电层为铁电元件，位于上电极下方。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.034 秒)
