-
公开(公告)号：CN114823613A
公开(公告)日：2022-07-29
申请号：CN202210107837.0
申请日：2022-01-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522
Abstract: 一种集成电路结构及其制造方法，集成电路结构包括半导体基材、底部电极线路、电容器结构、顶部电极线路。底部电极线路在半导体基材上方。电容器结构在底部电极线路上方。电容器结构包括底部金属层、底部金属层之上的中间金属层、及中间金属层之上的顶部金属层。当在平面图中观察时，顶部金属层具有沿第一方向延伸的相对直边缘及连接相对直边缘的相对方波形边缘，方波形边缘各包含沿垂直于第一方向的第二方向延伸的交替的第一及第二区段，以及第三区段，第三区段各连接第一及第二区段中相邻的两个，其中第三区段沿第一方向延伸。
-
公开(公告)号：CN114709207A
公开(公告)日：2022-07-05
申请号：CN202210162204.X
申请日：2022-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/118
Abstract: 本公开总体涉及利用第一和第二设计规则而设计和制造的电路。一种集成电路(IC)包括：多个finfet单元，该多个finfet单元是利用数字电路设计规则设计的以提供具有降低的单元高度的较小finfet单元，以及包括多个finfet单元中的第一finfet单元并且包括至少一个切割金属层的模拟电路单元结构。具有降低的单元高度的较小finfet单元在一个方向上提供第一较短金属轨道，并且至少一个切割金属层在另一方向上提供第二较短金属轨道，以提高集成电路中的最大电迁移电流。
-
公开(公告)号：CN114649264A
公开(公告)日：2022-06-21
申请号：CN202210057827.0
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明实施例提供一种半导体装置及其制造方法。所述半导体装置包含沿第一方向延伸的第一有源区。所述半导体装置还包含沿所述第一方向延伸的第二有源区。所述半导体装置进一步包含沿垂直于所述第一方向的第二方向延伸的第一栅极。所述第一栅极具有安置于所述第一有源区与所述第二有源区之间的第一片段。另外，所述半导体装置包含沿所述第二方向延伸且跨所述第一有源区及所述第二有源区的第一电导体，其中所述第一栅极的所述第一片段及所述第一电导体部分重叠以形成第一电容器。
-
公开(公告)号：CN113299650A
公开(公告)日：2021-08-24
申请号：CN202110315835.6
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L23/528 , H01L23/48 , H01L21/8238 , H01L21/768 , H01L29/06 , B82Y10/00 , B82Y40/00
Abstract: 公开了在半导体器件的背侧上形成的互连结构中形成去耦电容器的方法以及包含该去耦电容器的半导体器件。在实施例中，器件包括：包括第一晶体管的器件层；位于该器件层的前侧上的第一互连结构；位于该器件层的背侧上的第二互连结构，第二互连结构包括位于该器件层的背侧上的第一介电层；穿过第一介电层延伸到第一晶体管的源极/漏极区的接触件；第一导电层，第一导电层包括经由该接触件电连接到第一晶体管的源极/漏极区的第一导电线；以及与第一导电线相邻的第二介电层，第二介电层包括k值大于7.0的材料，第一去耦电容器包括第一导电线和第二介电层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN108962852A
公开(公告)日：2018-12-07
申请号：CN201710948498.8
申请日：2017-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/40 , H01L23/535
Abstract: 本申请提供半导体装置结构，半导体装置结构包含半导体基底、栅极堆叠以及互连结构位于栅极堆叠和半导体基底上方。半导体装置结构也包含电阻元件位于互连结构上方，且电阻元件位于栅极堆叠的正上方。半导体装置结构还包含导热元件位于互连结构上方，在电阻元件的主表面上的导热元件的直接投影延伸跨过主表面的第一虚线的一部分和第二虚线的一部分，第一虚线垂直于第二虚线，第一虚线和第二虚线相交于主表面的中心，半导体装置结构包含介电层将导热元件与电阻元件隔开。
-
Patent Agency Ranking
公开(公告)号：CN102957418B
公开(公告)日：2015-11-04
申请号：CN201210291557.6
申请日：2012-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185 , H01L23/48
CPC classification number: H01L25/0657 , H01L23/147 , H01L23/481 , H01L23/49827 , H01L2225/06572 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及低功率/高速TSV接口设计以及用于设置在中介层衬底中的TSV的TSV接口电路，其在第一管芯和第二管芯之间形成连接，TSV接口电路包括设置在第一管芯中的驱动电路以及设置在第二管芯中的接收器电路，其中，驱动电路与均低于中介层衬底电压的第一电源电压和第二电源电压相连，这充分降低了TSV的寄生电容。接收器电路也与均低于中介层衬底电压的第一电源电压和第二电源电压相连。
-
公开(公告)号：CN1438704A
公开(公告)日：2003-08-27
申请号：CN02105009.0
申请日：2002-02-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈重辉
Abstract: 一种适用于高频的静电放电电路，其包括一二极管和堆栈的NMOS晶体管串联于接脚垫和电压源之间，或是接脚垫和接地之间，借助二极管具有较小电容，有效降低接脚垫的电容，借助堆栈NMOS晶体管，使其能够承受高电压。
-
公开(公告)号：CN113299650B
公开(公告)日：2024-11-29
申请号：CN202110315835.6
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L23/528 , H01L23/48 , H01L21/8238 , H01L21/768 , H01L29/06 , B82Y10/00 , B82Y40/00
Abstract: 公开了在半导体器件的背侧上形成的互连结构中形成去耦电容器的方法以及包含该去耦电容器的半导体器件。在实施例中，器件包括：包括第一晶体管的器件层；位于该器件层的前侧上的第一互连结构；位于该器件层的背侧上的第二互连结构，第二互连结构包括位于该器件层的背侧上的第一介电层；穿过第一介电层延伸到第一晶体管的源极/漏极区的接触件；第一导电层，第一导电层包括经由该接触件电连接到第一晶体管的源极/漏极区的第一导电线；以及与第一导电线相邻的第二介电层，第二介电层包括k值大于7.0的材料，第一去耦电容器包括第一导电线和第二介电层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113380703B
公开(公告)日：2024-05-07
申请号：CN202110592173.7
申请日：2021-05-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L27/06
Abstract: 制造基于双架构兼容设计的半导体器件的方法包括：在晶体管(TR)层中形成晶体管组件；并执行制造附加组件的以下操作中的一种(A)埋入式电源轨(BPR)类型的架构，(B)非埋入式电源轨(非BPR)类型的架构。步骤(A)包括，在相应的sub‑TR层中形成各个非伪sub‑TR结构，以及在相应的supra‑TR层中形成各个伪supra‑TR结构，该伪结构是相应的第一伪像。步骤(B)包括，在相应的supra‑TR层中形成各个非伪supra‑TR结构，并形成各个伪supra‑TR结构，该伪结构是相应的第二伪像，第一和第二伪像由双架构兼容涉及产生，适合于适应BPR类型的架构。本申请的实施例还涉及半导体器件。
-
公开(公告)号：CN115115042A
公开(公告)日：2022-09-27
申请号：CN202210505775.9
申请日：2022-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供一种电阻值控制单元，适用于形成在一集成电路上的一神经网络。电阻值控制单元包括多个电阻、多个开关以及多个存储器单元。电阻耦接于神经网络的一第一节点和一第二节点之间。开关耦接于电阻，并配置以控制从第一节点流至第二节点的一电流。存储器单元被配置以产生一数字输出。开关是由数字输出所控制。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.034 seconds)
