公开(公告)号：CN106876292B

公开(公告)日：2019-07-26

申请号：CN201710088191.5

申请日：2013-11-20

Applicant: 英特尔公司

Inventor： D·V·库尔卡尼 ,  R·K·莫腾森 ,  J·S·古扎克

IPC: H01L21/60 ,  H01L23/498 ,  H01L23/538

CPC classification number: H01L23/5389 ,  H01L21/4857 ,  H01L21/50 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/485 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/5383 ,  H01L23/5386 ,  H01L24/19 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/50 ,  H01L28/40 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/73209 ,  H01L2224/73259 ,  H01L2224/81005 ,  H01L2224/92133 ,  H01L2224/92224 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2924/07811 ,  H01L2924/12042 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19104 ,  H01L2924/19105 ,  H01L2924/00

Abstract: 本公开内容的实施方式涉及封装装配件以及用于形成封装装配件的方法和合并封装装配件的系统。封装装配件可以包括衬底，该衬底包括诸如BBUL等的多个构建层。在各种实施方式中，电气布线构件可以被放置在衬底的外表面上。在各种实施方式中，主逻辑管芯和第二管芯或电容器可以被嵌入在所述多个构建层中。在各种实施方式中，电气路径可以被定义在所述多个构建层中，以便在第二管芯或电容器和电气布线构件之间传送电能或接地信号，这旁路了主逻辑管芯。

公开(公告)号：CN107210240B

公开(公告)日：2019-07-19

申请号：CN201680007974.X

申请日：2016-02-01

Applicant: 伊文萨思公司

Inventor： R·坎卡尔 ,  C·E·尤佐 ,  A·R·西塔拉姆

IPC: H01L21/60

CPC classification number: H01L24/81 ,  H01L21/768 ,  H01L23/49838 ,  H01L23/528 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/10126 ,  H01L2224/1182 ,  H01L2224/13023 ,  H01L2224/13105 ,  H01L2224/13109 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13184 ,  H01L2224/13562 ,  H01L2224/1357 ,  H01L2224/1379 ,  H01L2224/13809 ,  H01L2224/13811 ,  H01L2224/13847 ,  H01L2224/13855 ,  H01L2224/1601 ,  H01L2224/16014 ,  H01L2224/16058 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/16503 ,  H01L2224/16505 ,  H01L2224/16507 ,  H01L2224/81007 ,  H01L2224/81048 ,  H01L2224/81143 ,  H01L2224/81193 ,  H01L2224/8181 ,  H01L2224/8182 ,  H01L2224/81862 ,  H01L2224/81895 ,  H01L2224/81903 ,  H01L2224/81905 ,  H01L2224/94 ,  H01L2924/01029 ,  H01L2924/01051 ,  H01L2924/01327 ,  H01L2924/364 ,  H01L2224/11 ,  H01L2224/81 ,  H01L2924/00014 ,  H01L2924/2064

Abstract: 本发明提供了一种大体上涉及微电子器件的设备。在此类设备中，第一基板具有第一表面，其中第一互连件位于所述第一表面上，第二基板具有与所述第一表面间隔开的第二表面，所述第一表面与所述第二表面之间具有间隙。第二互连件位于所述第二表面上。所述第一互连件的下表面和所述第二互连件的上表面彼此耦接以用于所述第一基板和所述第二基板之间的导电性。导电衬圈围绕第一互连件和第二互连件的侧壁，并且介电层围绕所述导电衬圈。

公开(公告)号：CN106952879B

公开(公告)日：2019-07-19

申请号：CN201610638430.5

申请日：2016-08-05

Applicant: 爱思开海力士有限公司

Inventor： 金钟薰 ,  成基俊 ,  刘荣槿 ,  崔亨硕

IPC: H01L23/31 ,  H01L23/528 ,  H01L25/07 ,  H01L21/60

CPC classification number: H01L25/105 ,  H01L21/31058 ,  H01L21/4853 ,  H01L21/565 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/5385 ,  H01L23/5389 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/15331 ,  H01L2924/1815 ,  H01L2924/00014 ,  H01L2224/32225 ,  H01L2924/00012

Abstract: 本公开涉及包括贯通式模具连接器的半导体封装件及其制造方法。提供了一种半导体封装结构和用于制造该半导体封装结构的方法。根据该方法，第一模具层被形成为覆盖第一半导体芯片和第一凸块。第一模具层的一部分被去除以暴露出所述第一凸块的顶部，并且第二凸块被设置成被连接到各个第一凸块。第二模具层被形成，并且所述第二模具层被凹进以形成具有设置在所述第一凸块上的所述第二凸块的贯通式模具连接器，所述贯通式模具连接器基本上穿透所述第二模具层。

公开(公告)号：CN106206420B

公开(公告)日：2019-07-19

申请号：CN201610121743.3

申请日：2016-03-03

Applicant: 东芝存储器株式会社

Inventor： 内田健悟

IPC: H01L21/768 ,  H01L23/528

CPC classification number: H01L23/481 ,  H01L21/76898 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/03002 ,  H01L2224/03005 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/03614 ,  H01L2224/03831 ,  H01L2224/03914 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05017 ,  H01L2224/05018 ,  H01L2224/05027 ,  H01L2224/05155 ,  H01L2224/05564 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05644 ,  H01L2224/06181 ,  H01L2224/13025 ,  H01L2224/13111 ,  H01L2224/16146 ,  H01L2224/16148 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/014

Abstract: 本发明的实施方式提供一种能够提高晶片的上表面与支撑衬底的接合强度的半导体装置及半导体装置的制造方法。实施方式的半导体装置(1)具备：半导体衬底(11)；元件层(12)，位于半导体衬底(11)的上表面；绝缘层(13)，位于元件层(12)上；以及贯通电极(143)，包含主体部(143b)及头部(143c)，且经由绝缘层(13)的贯通孔而与元件层(12)中的上层配线(121)电连接，该主体部(143b)位于设置在绝缘层(13)的贯通孔内，该头部(143c)位于绝缘层(13)上，且相比于主体部(143b)直径扩大；而且头部(143c)的下表面侧的轮廓(143e)的尺寸可小于头部(143c)的上表面侧的轮廓(143d)的尺寸。

公开(公告)号：CN105990160B

公开(公告)日：2019-06-11

申请号：CN201510067066.7

申请日：2015-02-09

Applicant: 神盾股份有限公司

Inventor： 林功艺 ,  田镇英

IPC: H01L21/56 ,  H01L23/29 ,  G06K9/00

CPC classification number: H01L23/298 ,  G06K9/00053 ,  H01L23/291 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/04042 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00

Abstract: 本发明提供一种指纹识别装置封装及其制造方法。上述指纹识别装置封装包括一基板；一第一指纹识别芯片，设置于上述基板上；一成型材料层，设置于上述基板上，且包覆上述第一指纹识别芯片；一填充物，分散于上述成型材料层中，其中上述填充物的一直径小于20μm。

公开(公告)号：CN105280210B

公开(公告)日：2019-06-07

申请号：CN201410843146.2

申请日：2014-12-30

Applicant: 爱思开海力士有限公司

Inventor： 郑湖炖

IPC: G11C5/06 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/50 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件，其包括：封装接口，其包括设置在其第一侧上的N个第一组数据焊球、设置在其第二侧上的N个第二组数据焊球和设置在所述第一侧和所述第二侧之间的M个命令/地址焊球；第一半导体芯片，其在所述封装接口之上堆叠在所述第一侧上，并且包括2N个第一组数据焊盘和M个第一命令/地址焊盘；以及第二半导体芯片，其在所述封装接口之上堆叠在所述第二侧上，并且包括2N个第二组数据焊盘和M个第二命令/地址焊盘。

公开(公告)号：CN106206488B

公开(公告)日：2019-05-31

申请号：CN201610365386.5

申请日：2016-05-27

Applicant: 钰桥半导体股份有限公司

Inventor： 林文强 ,  王家忠

IPC: H01L23/367 ,  H01L23/498 ,  H01L23/538 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L25/0657 ,  H01L21/4817 ,  H01L21/50 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/055 ,  H01L23/13 ,  H01L23/16 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/544 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/97 ,  H01L25/50 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2223/54426 ,  H01L2223/54486 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/81203 ,  H01L2224/81207 ,  H01L2224/81815 ,  H01L2224/83005 ,  H01L2224/8314 ,  H01L2224/92225 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06558 ,  H01L2225/06572 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2924/15153 ,  H01L2924/15311 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/37001 ,  H01L2224/83 ,  H01L2224/81

Abstract: 本发明提出一种面朝面半导体组体。第一及第二半导体元件面朝面地接置于第一路由电路的两相反侧上，并通过第一路由电路电性连接至互连板。该互连板具有散热座及第二路由电路，该散热座可提供第二半导体元件散热的途径，而形成于散热座上的第二路由电路则电性耦接至第一路由电路。由此，第一路由电路可对第一及第二半导体元件提供初级的扇出路由，而第二路由电路则对第一路由电路提供进一步的扇出线路结构。

公开(公告)号：CN105990205B

公开(公告)日：2019-05-21

申请号：CN201510096614.9

申请日：2015-03-04

Applicant: 东芝存储器株式会社

Inventor： 深山真哉 ,  尾山幸史 ,  村上和博

IPC: H01L21/68 ,  H01L21/98

CPC classification number: G01B11/26 ,  G01B11/272 ,  G08B21/086 ,  H01L21/681 ,  H01L22/20 ,  H01L23/544 ,  H01L24/13 ,  H01L24/16 ,  H01L24/75 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2223/54426 ,  H01L2224/16145 ,  H01L2224/75702 ,  H01L2224/75753 ,  H01L2224/75804 ,  H01L2224/75901 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/8116 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81205 ,  H01L2224/81908 ,  H01L2225/06513 ,  H01L2225/06593 ,  H01L2924/00014

Abstract: 本发明涉及半导体装置的制造方法及半导体制造装置。本发明的实施方式通过减少积层芯片间的位置偏移量而改善积层芯片的良率，从而削减成本。实施方式的半导体装置的制造方法包括：获取第1半导体芯片的位置的步骤；及将第2半导体芯片安装在所述第1半导体芯片上的步骤。该半导体装置的制造方法还包括：获取所述第2半导体芯片的位置的步骤；计算第1偏移量的步骤，所述第1偏移量是所述第1半导体芯片的位置与所述第2半导体芯片的位置的偏移量；及进行所述第1偏移量是否为第1范围内的第1判定的步骤。

公开(公告)号：CN109585421A

公开(公告)日：2019-04-05

申请号：CN201811136918.3

申请日：2018-09-27

Applicant: QORVO美国公司

Inventor： 戴维·艾伦·扬德金斯基 ,  托马斯·斯科特·莫里斯 ,  布赖恩·霍华德·卡尔霍恩

IPC: H01L23/552

CPC classification number: H05K9/0088 ,  H01L21/561 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49805 ,  H01L23/49816 ,  H01L23/552 ,  H01L24/16 ,  H01L24/48 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/16 ,  H01L2224/16227 ,  H01L2224/48227 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06537 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2924/15311 ,  H01L2924/19042 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/3025 ,  H05K9/0039 ,  H01L2224/81 ,  H01L2224/85

Abstract: 本公开涉及一种带有电磁屏蔽的双面模块，所述屏蔽双面模块包括具有接地平面的模块衬底、附接到所述模块衬底的顶表面并且由第一模制化合物包封的至少一个顶部电子部件、附接到所述模块衬底的底表面的多个第一模块触点、第二模制化合物以及屏蔽结构。所述第二模制化合物驻留在所述模块衬底的所述底表面上，并且每个第一模块触点通过所述第二模制化合物暴露。所述屏蔽结构完全覆盖所述模块的顶表面和侧表面，并且电耦合到所述模块衬底内的所述接地平面。

公开(公告)号：CN106165088B

公开(公告)日：2019-03-01

申请号：CN201580017695.7

申请日：2015-01-29

Applicant: 康宁股份有限公司

Inventor： S·C·查帕拉拉 ,  S·C·波拉德

IPC: H01L23/15 ,  H01L23/498

CPC classification number: H01L23/49833 ,  H01L21/4857 ,  H01L23/15 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15788 ,  H05K1/0201 ,  H05K1/181 ,  H05K2201/068 ,  H01L2924/00

Abstract: 提供用于中介基板的方法和设备，所述中介基板用于在半导体封装中使一个或多个半导体芯片与有机基材相互连接,所述中介基板包含:具有相反的第一主表面和第二主表面的第一玻璃基材,第一玻璃基材具有第一热膨胀系数(CTE1)；具有相反的第一主表面和第二主表面的第二玻璃基材,第二玻璃基材具有第二热膨胀系数(CTE2)；和界面，所述界面设置在第一玻璃基材和第二玻璃基材之间，并将第一玻璃基材的第二主表面接合到第二玻璃基材的第一主表面,其中CTE1小于CTE2,第一玻璃基材的第一主表面操作来联接所述一个或多个半导体芯片,第二玻璃基材的第二主表面操作来联接有机基材。