公开(公告)号：CN118571841A

公开(公告)日：2024-08-30

申请号：CN202410386367.5

申请日：2024-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢玉玲 ,  周鸿儒 ,  吕侑珊 ,  李威养 ,  张志仲 ,  黎耀轩

IPC: H01L21/8234

Abstract: 提供半导体装置及其方法，依据本发明实施例的例示性方法包含在基底上方形成半导体鳍；在基底上方形成介电层，其中介电层包含沿半导体鳍的侧壁表面延伸的第一部分及设置于半导体鳍上方的第二部分，介电层的第二部分的厚度大于介电层的第一部分的厚度，在基底上方形成虚设栅极电极层，将介电层及虚设栅极电极层图案化，以在半导体鳍的通道区上方形成虚设栅极结构，形成源极/漏极部件耦接半导体鳍的通道区并相邻于虚设栅极结构，以及以栅极堆叠物取代虚设栅极结构。

公开(公告)号：CN222692201U

公开(公告)日：2025-03-28

申请号：CN202421197162.4

申请日：2024-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周鸿儒 ,  张志仲 ,  黎耀轩

IPC: H10D84/83 ,  H10D84/03

Abstract: 本公开提出一种半导体装置，所述装置包括基底、多个通道层，垂直堆叠且悬置(suspended)在基底之上以及栅极结构，包绕通道层的每一个，其中栅极结构在通道层的最顶通道层的顶表面之上的高度测量具有第一栅极临界尺寸、在通道层的最顶通道层的边缘测量具有第二栅极临界尺寸以及在通道层的最底通道层的边缘测量具有第三栅极临界尺寸，其中第二栅极临界尺寸大于第一栅极临界尺寸，且第三栅极临界尺寸大于第二栅极临界尺寸。

公开(公告)号：CN222897482U

公开(公告)日：2025-05-23

申请号：CN202421461757.6

申请日：2024-06-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黎耀轩 ,  周鸿儒 ,  张志仲 ,  李威养 ,  吕侑珊 ,  谢玉玲

IPC: H10D62/13 ,  H10D62/10 ,  H10D84/83

Abstract: 一种半导体结构，包括第一外延源极/漏极部件，在基板的第一突出部分上；第二外延源极/漏极部件，在基板的第二突出部分上；第三外延源极/漏极部件，在基板的第三突出部分上；第四外延源极/漏极部件，在基板的第四突出部分上；以及隔离结构，在基板上。隔离结构具有基部以及侧壁部分，基部在基板的顶表面上，侧壁部分在基板的第一、第二、第三和第四突出部分的侧壁上。第一外延源极/漏极部件和第二外延源极/漏极部件未合并。第三外延源极/漏极部件和第四外延源极/漏极部件通过突破隔离结构的侧壁部分而合并。