基于FPGAs的全统一PUF和TRNG硬件安全原语电路

    公开(公告)号:CN111953313A

    公开(公告)日:2020-11-17

    申请号:CN202010832092.5

    申请日:2020-08-18

    IPC分类号: H03H7/38

    摘要: 本发明公开了一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路,包括熵源电路、数据选择器、熵源采集器和偏差后处理电路;其中,熵源电路是由一个双输入与非门使能信号单元与两个单输入反相器构成;偏差后处理电路包含n个一阶偏差后处理器,任意一个一阶偏差后处理器包含三个D触发器,一个二输入与门,一个反相器和两个异或门。本发明能在PUF中收集丢弃的熵源并为TRNG操作提供动态熵,从而能在一块物联网边缘设备上同时设计TRNG和PUF两种安全原语,减少熵源电路的浪费并提高设备的鲁棒性。

    一种基于物理不可克隆函数PUF的真随机数发生器

    公开(公告)号:CN111966329B

    公开(公告)日:2023-03-21

    申请号:CN202010832075.1

    申请日:2020-08-18

    IPC分类号: G06F7/58

    摘要: 本发明公开了一种基于物理不可克隆函数PUF的真随机数发生器,是由两组RO振荡环、两个选择器、两个计数器、两个寄存器和一个比较器构成;任意一组RO振荡环与任意一个选择器的输入端连接,任意一个选择器的输出端与任意一个计数器的输入端相连,任意一个计数器的输出端分别与任意一个寄存器相连,任意一个寄存器的输出端输出真随机数TRN,两个寄存器的输出端还连接到比较器的输入端,比较器的输出端输出物理不可克隆函数PUF。本发明能在单个设备中同时实现puf和trng,从而减小能源开销,提升整体芯片电路性能。

    基于FPGAs的全统一PUF和TRNG硬件安全原语电路

    公开(公告)号:CN111953313B

    公开(公告)日:2022-11-08

    申请号:CN202010832092.5

    申请日:2020-08-18

    IPC分类号: H03H7/38

    摘要: 本发明公开了一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路,包括熵源电路、数据选择器、熵源采集器和偏差后处理电路;其中,熵源电路是由一个双输入与非门使能信号单元与两个单输入反相器构成;偏差后处理电路包含n个一阶偏差后处理器,任意一个一阶偏差后处理器包含三个D触发器,一个二输入与门,一个反相器和两个异或门。本发明能在PUF中收集丢弃的熵源并为TRNG操作提供动态熵,从而能在一块物联网边缘设备上同时设计TRNG和PUF两种安全原语,减少熵源电路的浪费并提高设备的鲁棒性。

    一种沉积岩类别识别方法、装置、电子设备和存储介质

    公开(公告)号:CN113807449A

    公开(公告)日:2021-12-17

    申请号:CN202111114982.3

    申请日:2021-09-23

    IPC分类号: G06K9/62 G06N3/04 G06N3/08

    摘要: 本申请提供了一种沉积岩类别自动识别方法,包括:获取待识别沉积岩的岩石图像,对所述岩石图像进行扩充处理,得到对应所述岩石图像的图像集;将所述图像集输入类别识别模型中的提取层得到所述图像集的特征信息;所述类别识别模型是通过对ResNet50模型进行改造并训练得到的;将所述特征信息输入所述类别识别模型中的自建卷积神经网络,得到各个类别岩石对应的分类得分值;根据各个类别岩石对应的分类得分值,确定所述沉积岩岩石的预测类别。避免了人工经验识别方法带来的识别准确率不稳定的问题,同时避免传统实验室识别方法准确性有保障但花费高昂且周期较长的问题,也避免了现有技术中采用的VGG模型无法很好针对小数据集,特征提取效果不佳的问题。

    一种基于物理不可克隆函数PUF的真随机数发生器

    公开(公告)号:CN111966329A

    公开(公告)日:2020-11-20

    申请号:CN202010832075.1

    申请日:2020-08-18

    IPC分类号: G06F7/58

    摘要: 本发明公开了一种基于物理不可克隆函数PUF的真随机数发生器,是由两组RO振荡环、两个选择器、两个计数器、两个寄存器和一个比较器构成;任意一组RO振荡环与任意一个选择器的输入端连接,任意一个选择器的输出端与任意一个计数器的输入端相连,任意一个计数器的输出端分别与任意一个寄存器相连,任意一个寄存器的输出端输出真随机数TRN,两个寄存器的输出端还连接到比较器的输入端,比较器的输出端输出物理不可克隆函数PUF。本发明能在单个设备中同时实现puf和trng,从而减小能源开销,提升整体芯片电路性能。

    一种基于间隔分组的TSV故障容错方法

    公开(公告)号:CN110491850A

    公开(公告)日:2019-11-22

    申请号:CN201910809561.9

    申请日:2019-08-29

    IPC分类号: H01L23/48 G06F17/50

    摘要: 本发明公开了一种基于间隔分组的TSV故障容错方法,其步骤包括:1使用正方形将网格阵列中TSV按位置分为若干TSV组;2为每个TSV组确定冗余、信号TSV,并配备数据选择器;3构建TSV组中双向环链式结构;4确定TSV组中一阶信号TSV并将对应逻辑信号连接至冗余TSV;5将TSV分区并构建单向环链式结构。本发明能够以较小的硬件开销、较低的延时为代价,在TSV发生均匀及聚簇故障下,均达到高修复率。