一种基于FRM的可配置完美重构滤波器组低复杂度实现方法

    公开(公告)号:CN116545412A

    公开(公告)日:2023-08-04

    申请号:CN202310346139.0

    申请日:2023-04-03

    Abstract: 本发明公开了一种基于FRM的可配置完美重构滤波器组低复杂度实现方法,此结构通过将FRM技术应用到重构系统中,实现信号重构的同时,降低其复杂度。一种低复杂度完美重构滤波器组结构,包括基于FRM的分析滤波器组结构和基于FRM的可配置综合滤波器组结构,具体包含了延时模块和抽取模块,上支路延时模块和下支路原型滤波器模块,上支路屏蔽滤波器模块和下支路屏蔽滤波器模块,求和模块以及DFT模块组成。本发明是为了满足复杂电磁环境下,针对同时处理多个到达信号时的要求,提出的一种基于FRM的完美重构滤波器组的低复杂度实现结构。通过将FRM技术应用于信号重构结构中,设计可配置的信号重构结构。使得电子战接收机的灵敏度得到提高,且易于工程实现。

    一种针对组网雷达对抗的多干扰机智能频域干扰决策方法

    公开(公告)号:CN116542317A

    公开(公告)日:2023-08-04

    申请号:CN202310346205.4

    申请日:2023-04-03

    Abstract: 本发明公开了一种针对组网雷达对抗的多干扰机智能频域干扰决策方法,构建多干扰机智能协同干扰模型,将对抗过程建立为多智能体强化学习的马尔可夫决策过程,采用集中学习范式建立对抗整体系统;按照分层强化学习的思想将频域干扰参数决策器的总任务进行分解,每个子任务的策略由划分的任务层次学习获得,将多个子任务的策略进行组合,形成有效的全局策略;分别定义决策引擎的三个空间模块,采用PER‑DDQN作为网络基础结构,输出决策策略;在网络优化模块引入优先级辅助经验回放,采用SumTree数据结构作为样本回放的经验池,依据函数、参数更新公式对深度神经网络参数进行更新。本发明采用带有优先经验重放的深度强化学习算法提高了网络的训练速度。

    一种FPGA处理板批量检测方法
    3.
    发明公开

    公开(公告)号:CN115718254A

    公开(公告)日:2023-02-28

    申请号:CN202211369797.3

    申请日:2022-11-03

    Abstract: 本发明公开了一种FPGA处理板批量检测方法,通过编写FPGA器件各功能检测的编程配置文件,利用上位机向FPGA处理板下发指令,FPGA程序自动进行检测,然后回传指令,对FPGA芯片的FLASH功能检测、查找表功能检测、可编程输入/输出单元的功能,串口模块功能,电平转换模块功能,连接模块功能,锁相环模块,DSP模块,模数转换模块和数模转换模块功能进行检测。本发明不需要其他设备,大大减少测试时间,提高测试效率,实现了FPGA处理板的多个功能和模块的检测,满足FPGA处理板批量检测兼顾提高效率和覆盖尽可能大的检测范围的需求。

Patent Agency Ranking