一种电荷调制器加速度计电容检测系统

    公开(公告)号:CN107192851B

    公开(公告)日:2023-05-26

    申请号:CN201710581758.2

    申请日:2017-07-17

    IPC分类号: G01P15/125

    摘要: 本发明公开了一种电荷调制器加速度计电容检测系统,所述系统包括:敏感结构电容模块、载波发生模块、基础电容补偿模块、输入共模补偿模块、开关电容积分器模块、一位的数模转换模块、加法器模块、后端数字处理与补偿模块、数字处理与补偿参数调整模块、电路串行输出模块;解决了现有的加速度计电容检测电路存在容易受到环境和自身因素影响,且功耗较高,不便于补偿的技术问题,实现了系统设计合理,不易受到环境和自身的影响,检测结果准确,且功耗较低的技术效果。

    一种加速度计电容检测电路

    公开(公告)号:CN107192850B

    公开(公告)日:2023-05-26

    申请号:CN201710581214.6

    申请日:2017-07-17

    IPC分类号: G01P15/125

    摘要: 本发明公开了一种加速度计电容检测电路,所述电路包括:调制器结构模块;电容补偿阵列模块;数模转换电路模块;输入共模补偿电路模块,其中,电容补偿阵列连接在调制器模块第一级开关电容积分器的前端,数模转换电路在一位数字输出的控制下连接到第一级开关电容积分器,输入共模补偿电路采样第一级开关电容积分器的输出,求得共模电压后反馈到第一级开关电容积分器的输入消除其输入共模电压偏差,解决了现有的加速度计电容检测电路存在容易受到环境和自身因素影响,且功耗较高,不便于加工的技术问题,实现了电路设计合理,不易受到环境和自身的影响,检测结果准确,且功耗较低的技术效果。

    一种分时复用三轴加速度计及其控制方法

    公开(公告)号:CN111538356B

    公开(公告)日:2022-10-18

    申请号:CN202010259468.8

    申请日:2020-04-03

    发明人: 魏全 李荣宽 周骏

    摘要: 本发明公开了一种分时复用三轴加速度计及其控制方法,本发明包括X、Y、Z三个轴向的敏感结构、电容/数字转换前端电路、ΔΣ调制器后级电路、高压驱动反馈电路和比例积分控制电路;其中,X、Y、Z三个轴向的敏感结构的上下极板均接入2相时钟信号。本发明分时复用三轴数字加速度计结构简单,三个轴向的传感器仅使用一个电路芯片加上相应的时序控制就可完成三轴加速度计的功能。本发明采用直接电容到数字量的转换结构不用电容到电压、电压到数字量的转换过程,节省了电路功耗、降低了电路复杂度及电路易受环境影响的因素如温度及工艺偏差等方面的影响。

    一种Pipeline SAR-ADC电路结构
    4.
    发明公开

    公开(公告)号:CN108075778A

    公开(公告)日:2018-05-25

    申请号:CN201711225630.9

    申请日:2017-11-29

    IPC分类号: H03M1/38

    摘要: 本发明公开了一种Pipeline SAR-ADC电路结构,包括前级采样比较电路、后级采样比较电路、数字逻辑控制模块及两个寄存器模块,其中,前级采样比较电路包括第一比较器、第一开关、第二开关、m条前级正端比较支路及m条前级负端比较支路。后级采样比较电路包括第二比较器、第三开关、第四开关、n条后级正端比较支路及n条后级负端比较支路。第一比较器的输出端连接数字逻辑控制模块的前m位输入接口,第二比较器的输出端连接数字逻辑控制模块的后n位输入接口。一个寄存器模块的输入接口与数字逻辑控制模块的前m位数字接口连接,另一个寄存器模块的输入接口与数字逻辑控制模块的后n位数字接口连接。本发明使用元器件少,便于实现,能提升输出速率和分辨率。

    一种数字位增加系统
    5.
    发明公开

    公开(公告)号:CN107819454A

    公开(公告)日:2018-03-20

    申请号:CN201711227585.0

    申请日:2017-11-29

    IPC分类号: H03H17/06

    CPC分类号: H03H17/0671

    摘要: 本发明公开了一种数字位增加系统,包括数字位增加模块和时钟控制模块,其中,数字位增加模块包括级联积分梳状滤波器和移动平均滤波器;时钟控制模块,用于向级联积分梳状滤波器和移动平均滤波器提供时钟信号;级联积分梳状滤波器,用于接收时钟控制模块发出的时钟信号,并在接收到触发启动时钟信号时接收传感器输出的数字码,然后进行积分和降频,且在积分过程中实现位数的递增;移动平均滤波器,用于接收时钟控制模块发出的时钟信号,并在接收到触发启动时钟信号时去除时钟抖动和级联积分梳状滤波器输出信号的固有噪声,以实现平滑输出。本发明使用元器件少,便于实现,且能提升传感器产品的输出分辨率,进而有利于传感器产品的推广应用。

    一种Pipeline SAR-ADC电路结构

    公开(公告)号:CN108075778B

    公开(公告)日:2023-10-27

    申请号:CN201711225630.9

    申请日:2017-11-29

    IPC分类号: H03M1/38

    摘要: 本发明公开了一种Pipeline SAR‑ADC电路结构,包括前级采样比较电路、后级采样比较电路、数字逻辑控制模块及两个寄存器模块,其中,前级采样比较电路包括第一比较器、第一开关、第二开关、m条前级正端比较支路及m条前级负端比较支路。后级采样比较电路包括第二比较器、第三开关、第四开关、n条后级正端比较支路及n条后级负端比较支路。第一比较器的输出端连接数字逻辑控制模块的前m位输入接口,第二比较器的输出端连接数字逻辑控制模块的后n位输入接口。一个寄存器模块的输入接口与数字逻辑控制模块的前m位数字接口连接,另一个寄存器模块的输入接口与数字逻辑控制模块的后n位数字接口连接。本发明使用元器件少,便于实现,能提升输出速率和分辨率。

    一种电容到数字量直接转换的前端电路

    公开(公告)号:CN111510143A

    公开(公告)日:2020-08-07

    申请号:CN202010259477.7

    申请日:2020-04-03

    发明人: 魏全 李荣宽 周骏

    IPC分类号: H03M1/12 G01P15/125

    摘要: 本发明公开了一种电容到数字量直接转换的前端电路,该前端电路包括加速度计敏感结构、基准电压Vref、2相非交叠的时钟控制信号Φ1和时钟控制信号Φ2、运算放大器和开关组件;通过时钟控制信号Φ1控制开关组件,利用施加在敏感结构上的基准电压作用在变化电容上,产生正比于变化电容的电荷;然后通过时钟控制信号Φ2控制开关组件,使得上述得到的电荷通过运算放大器进行放大,即可得到正比于敏感结构的变化量。本发明结构简单、无需专门的模数转换电路,也能达到直接电容到数字量的转换。

    一种用于数字加速度计基础电容补偿电路

    公开(公告)号:CN107290566A

    公开(公告)日:2017-10-24

    申请号:CN201710580696.3

    申请日:2017-07-17

    IPC分类号: G01P15/125

    CPC分类号: G01P15/125

    摘要: 本发明公开了一种用于数字加速度计基础电容补偿电路,所述电路包括:加速度计敏感结构、开关电容积分器、基础电容补偿阵列、载波信号发生电路、输出共模检测、数模转换器D/A1和D/A2、加法器add1和add2;解决了现有的加速度计基础电容补偿电路设计不合理,存在基础电容很难生产的和补偿电容整列的设置一致的技术问题,实现了相比于传统的检测方式,能够允许敏感结构基础电容和电容补偿阵列一定程度的失调,容错性更好的技术效果。

    一种电荷调制器加速度计电容检测系统

    公开(公告)号:CN107192851A

    公开(公告)日:2017-09-22

    申请号:CN201710581758.2

    申请日:2017-07-17

    IPC分类号: G01P15/125

    CPC分类号: G01P15/125

    摘要: 本发明公开了一种电荷调制器加速度计电容检测系统,所述系统包括:敏感结构电容模块、载波发生模块、基础电容补偿模块、输入共模补偿模块、开关电容积分器模块、一位的数模转换模块、加法器模块、后端数字处理与补偿模块、数字处理与补偿参数调整模块、电路串行输出模块;解决了现有的加速度计电容检测电路存在容易受到环境和自身因素影响,且功耗较高,不便于补偿的技术问题,实现了系统设计合理,不易受到环境和自身的影响,检测结果准确,且功耗较低的技术效果。

    一种Pipeline SAR-ADC系统
    10.
    发明授权

    公开(公告)号:CN107786206B

    公开(公告)日:2024-02-02

    申请号:CN201711228776.9

    申请日:2017-11-29

    IPC分类号: H03M1/38

    摘要: 本发明公开了一种Pipeline SAR‑ADC系统,包括逐次逼近型模数转换模块和寄存器,其中,逐次逼近型模数转换模块的数量为N块,N为大于或等于2的正整数,N块所述的逐次逼近型模数转换模块顺次连接形成N阶,每块逐次逼近型模数转换模块的阶数与其在所有逐次逼近型模数转换模块中输入信号的次序对应,每块逐次逼近型模数转换模块的数字输出端均与寄存器的输入端连接。本发明的逐次逼近型模数转换模块用于将输入其内的模拟信号转换成数字信号,并发送至寄存器;寄存器用于接收逐次逼近型模数转换模块输出的数字信号,并将N阶逐次逼近型模数转换模块输出的数字信号组合成流水线形式输出。本发明使用元器件少,便于实现,成本低,应用时能提升输出速率和分辨率。