一种真随机数后处理装置及方法

    公开(公告)号:CN104636115B

    公开(公告)日:2017-12-15

    申请号:CN201310566372.6

    申请日:2013-11-14

    IPC分类号: G06F7/58

    摘要: 本发明公开了一种真随机数后处理装置及方法,其中,该装置包括:真随机数发生模块、伪随机数发生模块、伪随机数初值存储模块和异或模块;所述真随机数发生模块产生真随机数并向所述异或模块发送所述真随机数,所述伪随机数发生模块产生伪随机数并向所述异或模块发送所述伪随机数,所述异或模块在接收到所述真随机数和所述伪随机数后,对所述真随机数和所述伪随机数进行异或处理,并输出异或处理的结果,所述伪随机数初值存储模块将存储的伪随机数初始值发送给所述伪随机数发生模块。通过本发明提供的真随机数后处理装置,避免因伪随机数初始化而存在系统延迟,可以提高处理速度。

    一种基于LTE230的中频信号处理装置和方法

    公开(公告)号:CN104768190A

    公开(公告)日:2015-07-08

    申请号:CN201510233006.8

    申请日:2015-05-08

    IPC分类号: H04W28/16 H04W16/14

    摘要: 本发明公开了一种基于LTE230的中频信号处理装置和方法,其中,该方法装置:下行信号处理单元,下行信号处理单元包括下行一级信号处理单元和下行二级信号处理单元;下行一级信号处理单元包括:M个下行一级混频器、下行半带滤波器,M为大于等于1的正整数;下行二级信号处理单元包括:下行二级混频器、下行CIC滤波器、下行低通滤波器;M个下行一级混频器依次通过下行半带滤波器、下行二级混频器、下行CIC滤波器与下行低通滤波器相连。本发明的基于LTE230的中频信号处理装置和方法,可同时处理的子带数远超公网应用中的子带数;而且在最窄25KHz的子带带宽能提供优异的邻频抑制能力。

    一种真随机数后处理装置及方法

    公开(公告)号:CN104636115A

    公开(公告)日:2015-05-20

    申请号:CN201310566372.6

    申请日:2013-11-14

    IPC分类号: G06F7/58

    摘要: 本发明公开了一种真随机数后处理装置及方法,其中,该装置包括:真随机数发生模块、伪随机数发生模块、伪随机数初值存储模块和异或模块;所述真随机数发生模块产生真随机数并向所述异或模块发送所述真随机数,所述伪随机数发生模块产生伪随机数并向所述异或模块发送所述伪随机数,所述异或模块在接收到所述真随机数和所述伪随机数后,对所述真随机数和所述伪随机数进行异或处理,并输出异或处理的结果,所述伪随机数初值存储模块将存储的伪随机数初始值发送给所述伪随机数发生模块。通过本发明提供的真随机数后处理装置,避免因伪随机数初始化而存在系统延迟,可以提高处理速度。

    一种低功耗解码的方法及装置

    公开(公告)号:CN108009454A

    公开(公告)日:2018-05-08

    申请号:CN201711076975.2

    申请日:2017-11-06

    IPC分类号: G06K7/10

    摘要: 本发明公开了一种低功耗解码的方法及装置,其中,该方法包括:根据预设的上电频率确定第一计数值,第一计数值为在Tari阶段采集的计数值,上电频率不小于500kHz;根据第一计数值确定RTcal阶段的采样频率,并以采样频率执行解码操作;根据上电频率与采样频率之间的差别对第二计数值进行误差补偿,第二计数值为在RTcal阶段采集的计数值。该方法的上电频率远远小于传统值,可以大大降低功耗;之后以该上电频率确定Tari阶段的计数值后调整工作频率,在保证正常解码的同时使得计数值最小,从而在较低的工作频率完成解码功能。

    一种低功耗解码的方法及装置

    公开(公告)号:CN108009454B

    公开(公告)日:2020-09-08

    申请号:CN201711076975.2

    申请日:2017-11-06

    IPC分类号: G06K7/10

    摘要: 本发明公开了一种低功耗解码的方法及装置,其中,该方法包括:根据预设的上电频率确定第一计数值,第一计数值为在Tari阶段采集的计数值,上电频率不小于500kHz;根据第一计数值确定RTcal阶段的采样频率,并以采样频率执行解码操作;根据上电频率与采样频率之间的差别对第二计数值进行误差补偿,第二计数值为在RTcal阶段采集的计数值。该方法的上电频率远远小于传统值,可以大大降低功耗;之后以该上电频率确定Tari阶段的计数值后调整工作频率,在保证正常解码的同时使得计数值最小,从而在较低的工作频率完成解码功能。

    一种主控芯片的运算协处理模块

    公开(公告)号:CN107644003A

    公开(公告)日:2018-01-30

    申请号:CN201710905589.3

    申请日:2017-09-29

    IPC分类号: G06F15/78

    摘要: 本发明涉及一种主控芯片的运算协处理模块,包括:模数转换电路、运算模块以及控制器;所述模数转换电路与传感器相连接,用于采集所述传感器的信号,将采集后的信号进行模数转换,并发送所述转换后的数据;所述运算模块分别与所述模数转换电路以及所述控制器相连接,所述运算模块用于在接收到的待运算的数据之后,对所述接收的待运算的数据进行预设的运算,并将运算后的数据发送给控制器;所述控制器用于将接收到的数据写入主控芯片的存储器中。本发明提供的主控芯片的运算协处理模块,可以极大提高运算效率并且节约成本。

    一种低功耗实时时钟
    10.
    实用新型

    公开(公告)号:CN205540397U

    公开(公告)日:2016-08-31

    申请号:CN201620320748.4

    申请日:2016-04-15

    IPC分类号: G06F1/14

    摘要: 本实用新型公开了一种低功耗实时时钟,包括:时钟发生电路、脉冲同步电路、门控电路和计时器;用于产生预设频率的第一脉冲信号的时钟发生电路通过脉冲同步电路与门控电路的输入端相连;门控电路的输出端与计时器的输入端相连;脉冲同步电路用于对第一脉冲信号和主时钟脉冲进行同步处理,产生第二脉冲信号,并将第二脉冲信号发送至门控电路;门控电路用于将第二脉冲信号转换为第三脉冲信号,并将第三脉冲信号发送至计时器;计时器在第三信号的上升沿或下降沿执行计数加一处理,输出当前计数值。该时钟电路仅需要配置一套寄存器,需要占用的芯片面积小,具备低功耗特性,且生产成本低。