-
公开(公告)号：CN101529724A
公开(公告)日：2009-09-09
申请号：CN200780040304.9
申请日：2007-07-05
申请人： 夏普株式会社
CPC分类号： H03K5/08 , G09G3/3614 , G09G3/3688 , G09G3/3696 , G09G2310/027 , G09G2310/0291 , H03K5/22
摘要： 在节点(N1)与差动放大器(10)的负侧输入端子之间设置电容器(11)，在差动放大器(10)的负侧输入端子与输出端子之间设置开关(SW11)，在节点(N1)与差动放大器(10)的输出端子之间设置开关(SW12)，设置开关(SW13～SW16)，以对节点(N1)的电压和差动放大器(10)的正侧输入电压进行切换。开关(SW11)和开关(SW12)在互不相同的期间导通。在正极性模式下，在开关(SW11)导通时，开关(SW13)和(SW16)导通，在开关(SW12)导通时，开关(SW16)导通。在负极性模式下，在开关(SW11)导通时，开关(SW14)和(SW15)导通，在开关(SW12)导通时，开关(SW16)导通。从而能够以较小的电路量正确地生成液晶的交流驱动所需的两种灰度等级电压。
-
公开(公告)号：CN101507106A
公开(公告)日：2009-08-12
申请号：CN200780031091.3
申请日：2007-03-27
申请人： 夏普株式会社
IPC分类号： H03F1/34
摘要： 本发明在初始设定期间，开关21～23、71导通，信号线SL的电压变得与电源电压VSS相等，反相器11～13的输入电压变得与逻辑阈值电压相等。在写入期间，开关51、61导通，反相器11～13起到作为放大器的功能。末级反相器13由P型Tr14、及电流驱动能力小于P型Tr14的N型Tr15构成。在写入期间最初，由于信号线SL的电压根据通过P型Tr14的电流来变化，因此即使减小N型Tr15的电流驱动能力，信号线SL的电压的变化速度也不变。另一方面，由于减小N型Tr15的电流驱动能力时，反相器13的输出电阻变大，因此放大电路1的频率特性中相位裕度增大，从而减少放大电路1的功耗。
-
公开(公告)号：CN101416230B
公开(公告)日：2011-12-14
申请号：CN200780012272.1
申请日：2007-02-28
申请人： 夏普株式会社
IPC分类号： G09G3/36 , G09G3/20 , G02F1/133 , H03K17/16 , H03K17/687 , H03K19/0175 , H03K19/0948
CPC分类号： G09G3/3688 , G09G3/3406 , G09G2310/0289 , G09G2320/0626 , G09G2330/021 , G09G2360/144
摘要： 在显示装置的驱动电路中，在模拟放大电路(1)的输出和数字电路(2)的输入之间设有连接切断部(3)。连接切断部(3)按照控制信号CTR，将模拟放大电路(1)的输出和数字电路(2)的输入之间切断，一直到模拟放大电路(1)的输出电压上升至目标直流电平为止；在模拟放大电路(1)的输出电压上升至目标直流电平后，将模拟放大电路(1)的输出和数字电路(2)的输入之间连接。
-
公开(公告)号：CN101529724B
公开(公告)日：2011-12-07
申请号：CN200780040304.9
申请日：2007-07-05
申请人： 夏普株式会社
CPC分类号： H03K5/08 , G09G3/3614 , G09G3/3688 , G09G3/3696 , G09G2310/027 , G09G2310/0291 , H03K5/22
摘要： 在节点(N1)与差动放大器(10)的负侧输入端子之间设置电容器(11)，在差动放大器(10)的负侧输入端子与输出端子之间设置开关(SW11)，在节点(N1)与差动放大器(10)的输出端子之间设置开关(SW12)，设置开关(SW13～SW16)，以对节点(N1)的电压和差动放大器(10)的正侧输入电压进行切换。开关(SW11)和开关(SW12)在互不相同的期间导通。在正极性模式下，在开关(SW11)导通时，开关(SW13)和(SW16)导通，在开关(SW12)导通时，开关(SW16)导通。在负极性模式下，在开关(SW11)导通时，开关(SW14)和(SW15)导通，在开关(SW12)导通时，开关(SW16)导通。从而能够以较小的电路量正确地生成液晶的交流驱动所需的两种灰度等级电压。
-
公开(公告)号：CN102142239A
公开(公告)日：2011-08-03
申请号：CN201110071900.1
申请日：2007-02-19
申请人： 夏普株式会社
CPC分类号： G09G3/3685 , G09G2310/0294 , G09G2310/0297 , H01L27/0203
摘要： 本发明涉及显示面板驱动电路和显示装置。其中，显示面板驱动电路，是包含前级电路和后级电路的电路块g在行方向上多个排列、在属于同一电路块的前级电路和后级电路之间进行信号传输的显示面板驱动电路，各电路块中前级电路和后级电路在列方向上排列，同时对每2个电路块设置块间公用布线Q，上述2个电路块中的一个(g1)的上述信号传输和上述2个电路块中的另一个(g2)的上述信号传输，是利用块间公用布线Q1在不同时刻进行。从而，能够不需要外部存储器或运算电路，缩小显示面板驱动电路(驱动器)的电路面积。
-
公开(公告)号：CN101785065A
公开(公告)日：2010-07-21
申请号：CN200880103468.6
申请日：2008-05-15
申请人： 夏普株式会社
CPC分类号： G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021
摘要： 在移位寄存器(10)的单元电路(11)中设置：由晶体管(T1、T2)、电容(C1)构成的自举电路；晶体管(T3、T4)；以及复位信号生成电路(12)。复位信号生成电路(12)利用高电平期间不重叠的两相的时钟信号(CK、CKB)，生成通常为高电平、在输入信号(IN)为高电平时变为低电平的复位信号。在复位信号为高电平的期间内，利用晶体管(T3、T4)进行节点(N1)的放电和输出信号(OUT)的下拉。通过这样，可获得能够不流过贯通电流而通常将输出信号(OUT)固定为低电平的低功耗的移位寄存器。
-
公开(公告)号：CN101416231A
公开(公告)日：2009-04-22
申请号：CN200780012319.4
申请日：2007-02-19
申请人： 夏普株式会社
CPC分类号： G09G3/3685 , G09G2310/0294 , G09G2310/0297 , H01L27/0203
摘要： 一种显示面板驱动电路，是包含前级电路和后级电路的电路块g在行方向上多个排列、在属于同一电路块的前级电路和后级电路之间进行信号传输的显示面板驱动电路，各电路块中前级电路和后级电路在列方向上排列，同时对每2个电路块设置块间公用布线Q，上述2个电路块中的一个(g1)的上述信号传输和上述2个电路块中的另一个(g2)的上述信号传输，是利用块间公用布线Q1在不同时刻进行。从而，能够不需要外部存储器或运算电路，缩小显示面板驱动电路(驱动器)的电路面积。
-
公开(公告)号：CN101868919B
公开(公告)日：2014-05-07
申请号：CN200880116731.5
申请日：2008-08-19
申请人： 夏普株式会社
IPC分类号： H03K19/0175 , G09G3/20 , G09G3/36 , H03F1/02 , H03F1/56 , H03K17/687 , H03K19/0185 , H03K19/094
CPC分类号： G09G3/3677 , G09G2310/0291 , G09G2330/021 , H03K19/0013 , H03K19/01714 , H03K19/018507 , H03K19/09441
摘要： 具备：缓冲器部(32)，其具有包括相互串联连接的n沟道型的2个晶体管(4、6)的第1串联电路、包括相互串联连接的n沟道型的2个晶体管(5、7)的第2串联电路以及电容(101)；和反转信号生成部(31)，其仅采用n沟道型的沟道极性的晶体管(1～3)构成，生成输入信号的反转信号，输入信号输入到晶体管(6)的栅极和晶体管(7)的栅极，由反转信号生成部(31)生成的反转信号输入到晶体管(4)的栅极，从第2串联电路的2个晶体管彼此的连接点(OUT)输出输出信号，由此实现包括单极性沟道晶体管、能够抑制消耗电流并且加大负载的驱动能力的单相输入的缓冲器。
-
公开(公告)号：CN101785065B
公开(公告)日：2013-05-15
申请号：CN200880103468.6
申请日：2008-05-15
申请人： 夏普株式会社
CPC分类号： G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021
摘要： 在移位寄存器(10)的单元电路(11)中设置：由晶体管(T1、T2)、电容(C1)构成的自举电路；晶体管(T3、T4)；以及复位信号生成电路(12)。复位信号生成电路(12)利用高电平期间不重叠的两相的时钟信号(CK、CKB)，生成通常为高电平、在输入信号(IN)为高电平时变为低电平的复位信号。在复位信号为高电平的期间内，利用晶体管(T3、T4)进行节点(N1)的放电和输出信号(OUT)的下拉。通过这样，可获得能够不流过贯通电流而通常将输出信号(OUT)固定为低电平的低功耗的移位寄存器。
-
公开(公告)号：CN101779252B
公开(公告)日：2013-05-15
申请号：CN200880103414.X
申请日：2008-05-15
申请人： 夏普株式会社
CPC分类号： G11C19/184 , G09G3/3677 , G09G3/3688 , G09G2310/0286 , G09G2330/021
摘要： 在移位寄存器(10)的单元电路(11)中设置：由晶体管(T1、T2)、电容(C1)构成的自举电路；晶体管(T3、T4)；以及复位信号生成电路(12)。复位信号生成电路(12)利用高电平期间不重叠的两相时钟信号(CK、CKB)，生成通常为高电平、在输入信号(IN)为高电平时变为低电平的复位信号。在复位信号为高电平期间，利用晶体管(T3、T4)进行节点(N1)的放电和输出信号(OUT)的下拉。由此，获得一种移位寄存器，该移位寄存器不使用后级电路的输出信号而进行节点(N1)的放电和输出信号(OUT)的下拉，面积小且功耗低。
-
-
-
-
-
-
-
-
-
搜索结果
23 条记录 (耗时 0.026 秒)
