公开(公告)号：CN108292658A

公开(公告)日：2018-07-17

申请号：CN201580083324.9

申请日：2015-09-25

申请人： 英特尔公司

发明人： R.里奥斯 ,  V.莱 ,  G.杜威 ,  J.T.卡瓦列罗斯

IPC分类号： H01L27/04

CPC分类号： H03K19/0016 ,  G06F1/3203 ,  G06F17/5045 ,  G06F17/5068 ,  H01L27/0207 ,  H03K19/0008 ,  H03K19/0013 ,  H03K19/094

摘要： 描述了在集成电路管芯的局部单元级别处的功率门控开关。在一个示例中，多个逻辑单元具有数据输入线和数据输出线以及电源输入以接收功率来驱动逻辑单元的电路。用于每个逻辑单元的功率开关被耦合在电源和相应的逻辑单元的电源输入之间以控制从电源连接到相应的逻辑单元的功率。

公开(公告)号：CN108075767A

公开(公告)日：2018-05-25

申请号：CN201611047893.0

申请日：2016-11-11

申请人： 恩智浦美国有限公司

发明人： 程志宏

IPC分类号： H03K19/0185 ,  H03K19/00

CPC分类号： H03K17/162 ,  H03K19/0013 ,  H03K19/018521 ,  H03K2217/0036

摘要： 一种CMOS缓冲电路包括第一支电路与第二支电路。第一支电路具有串联在供电电压与地之间的第一、第二晶体管。第二支电路具有串联在供电电压与地之间的第三、第四晶体管。第一、第二晶体管的栅极接收输入信号。第三、第四晶体管的栅极连接到第一、第二晶体管的漏极之间的第一节点。第三、第四晶体管的漏极之间的第二节点提供输出信号。第一、第四晶体管具有第一类型的导电沟道，第二、第三晶体管具有不同于第一类型的第二类型的导电沟道。在一种实施方式中，第一、第四晶体管为高阈值电压晶体管，第二、第三晶体管为低阈值电压晶体管。

公开(公告)号：CN107743603A

公开(公告)日：2018-02-27

申请号：CN201680033403.3

申请日：2016-03-31

申请人： 高通股份有限公司

发明人： 叶棋 ,  段政宇 ,  S·J·迪兰 ,  A·达塔

IPC分类号： G06F1/04 ,  H03K3/037 ,  H03K3/3562 ,  H03K19/00 ,  G01R31/3185

CPC分类号： H03K19/0013 ,  G01R31/318541 ,  H03K3/037 ,  H03K3/35625 ,  G06F1/04

摘要： 一种MOS器件包括第一锁存器，第一锁存器被配置有一个锁存器反馈F并且被配置为接收锁存器输入I和锁存器时钟C。第一锁存器被配置为输出Q，其中输出Q是CF、IF和 的函数，并且锁存器反馈F是输出Q的函数。第一锁存器可以包括串联堆叠的第一晶体管集合，其中第一晶体管集合包括至少五个晶体管。该MOS器件可以进一步包括耦合到第一锁存器的第二锁存器。第二锁存器可以被配置为在扫描模式中作为锁存器并且在功能模式中作为脉冲锁存器。在扫描模式期间，第一锁存器可以操作为主锁存器并且第二锁存器可以操作为从锁存器。

公开(公告)号：CN107689789A

公开(公告)日：2018-02-13

申请号：CN201710654318.5

申请日：2017-08-03

申请人： 宁波大学

发明人： 张跃军 ,  王佳伟 ,  丁代鲁 ,  潘钊

IPC分类号： H03K19/00 ,  H03K19/003 ,  H03K19/0185

CPC分类号： H03K19/0013 ,  H03K19/00315 ,  H03K19/018507

摘要： 本发明公开了一种基于传输门结构的多值绝热反相器，包括传输门控制电路和多值绝热逻辑电路，所述的传输门控制电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和二输入与门，所述的二输入与门具有第一输入端、第二输入端和输出端，所述的多值绝热逻辑电路包括第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管和三个二值反相器；优点是没有阈值损失，不会导致输出数据出错，可靠性较高，且功耗较低。

公开(公告)号：CN107659302A

公开(公告)日：2018-02-02

申请号：CN201710751152.9

申请日：2017-08-28

申请人： 天津大学

发明人： 高静 ,  周游 ,  徐江涛 ,  史再峰 ,  聂凯明

IPC分类号： H03K19/0185 ,  H03K19/0175 ,  H03K19/00

CPC分类号： H03K19/018507 ,  H03K19/0013 ,  H03K19/017509

摘要： 本发明涉及集成电路领域，为完成多电源系统的电平信号转换，使得很低的电平信号可以转换成高电平信号，本发明，具有预放大的电平转换电路，结构如下：有8个PMOS管分别是MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8，有8个NMOS管分别是MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8以及两个反相器INV1、INV2，其中MP1、MP2、MN2、MP3、MP4、MN5、MP5、MP6、MP7、MP8、MN7和MN8是属于厚栅氧化层的MOS管，工作电源为高电源电压VDDH，MN1、MN3、MN4、MN6是属于薄栅氧化层的MOS管。本发明主要应用于集成电路设计制造。

公开(公告)号：CN107534441A

公开(公告)日：2018-01-02

申请号：CN201680021351.8

申请日：2016-02-09

申请人： 夸林克斯有限公司

发明人： R·卢特菲 ,  S·R·胡赛尼·博尔达奇

IPC分类号： H03K19/0185 ,  H03K19/00

CPC分类号： H03K19/0013 ,  H03K5/08 ,  H03K19/018521 ,  H03K19/018528

摘要： 存在一种电平移位器(100)，其包括输入支路(102)和输出支路(104)。输入支路包括串联的第一开关(130)、电压钳位单元(120)和可控电流源(110)。输出支路(104)包括串联的第二开关(140)和第三开关(150)，第二开关(140)和第三开关(150)具有相反极性。在第二开关(140)和第三开关(150)之间设置输出(OUT，160)。通过输入信号(IN)和输出信号(OUT)来控制电流源(110)。通过输入信号(IN)来控制第一开关(130)。在钳位单元(120)的任一侧连接第二开关和第三开关的切换控制端子(122，124)。这降低了切换控制单元的电压摆动，从而得到快速切换、更少的电力消耗及更广的电压范围。输入支路(102)仅在电平转变期间引出电流，从而使得能够在电平移位器(100)的稳定状态下快速切换并且节省电力。

公开(公告)号：CN107452740A

公开(公告)日：2017-12-08

申请号：CN201710323954.X

申请日：2017-05-09

申请人： 恩智浦美国有限公司

发明人： 安德里亚斯·罗兰·斯特尔 ,  休伯特·马丁·博德 ,  伊尔汉·哈齐尔纳兹

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H03K19/0013 ,  H01L21/3213 ,  H01L21/823871 ,  H01L23/53271 ,  H01L27/0207 ,  H01L27/11807 ,  H01L2027/11835 ,  H01L2027/11866 ,  H01L2027/11875 ,  H03K19/00315 ,  H03K19/00392 ,  H03K19/1735 ,  H03K19/17764 ,  H03K19/215 ,  H01L27/092 ,  H01L21/8238

摘要： 本发明涉及一种集成电路(50)，其包括第一电压端(VDD)；第二电压端(VSS)；以及多个逻辑单元(52)，所述逻辑单元(52)包括具有p型通道的一个或多个场效应晶体管和具有n型通道的一个或多个场效应晶体管。所述多个逻辑单元包括单元(54)的常规子集和单元(56)的备用子集。电连接器(57、58、59)被布置成：连接单元(54)的所述常规子集的栅极以便提供功能性逻辑布置；将单元(56)的所述备用子集的具有p型通道的所述一个或多个场效应晶体管的所述栅极连接到所述第一电压端(VDD)；且将单元(56)的所述备用子集的具有n型通道的所述一个或多个场效应晶体管的所述栅极连接到所述第二电压端(VSS)。

公开(公告)号：CN104638882B

公开(公告)日：2017-11-24

申请号：CN201310561010.8

申请日：2013-11-12

申请人： 登丰微电子股份有限公司

发明人： 李立民 ,  邵超 ,  甘泉 ,  蔡元

IPC分类号： H02M1/08 ,  H02M3/155

CPC分类号： H03K19/0013 ,  H02M3/1588 ,  H03K19/018507 ,  Y02B70/1466

摘要： 本发明提供了一种信号准位移转电路及直流转直流降压转换控制电路。信号准位移转电路包含信号输入电路、信号输出电路以及状态检测电路。信号准位移转电路能检测转换电路的状态，并于轻载时避免漏电流而达到节能、降低功耗的优点。

公开(公告)号：CN103580669B

公开(公告)日：2017-07-11

申请号：CN201310324496.3

申请日：2013-07-30

申请人： 英飞凌科技奥地利有限公司

发明人： R.卡佩尔

IPC分类号： H03K19/003

CPC分类号： H03K19/20 ,  H03K3/0315 ,  H03K19/0013

摘要： 本发明涉及低供应电压逻辑电路。一种低供应电压逻辑电路包括第一电流源，所述第一电流源可用来依靠第一控制信号产生第一电流并且产生第一泄漏电流。第二电流源可操作来依靠第二控制信号产生第二电流并且产生第二泄漏电流。第三电流源具有在所述输出端子与所述第一供应电压端子之间的第三电流通路，并且可操作来产生通过所述第三电流通路的第三电流以补偿所述第二泄漏电流。第四电流源具有在所述输出端子与所述第二供应电压端子之间的第四电流通路，并且可操作来产生通过所述第四电流通路的第四电流以补偿所述第一泄漏电流。

公开(公告)号：CN103843251B

公开(公告)日：2016-08-24

申请号：CN201280047567.3

申请日：2012-07-27

申请人： 夏普株式会社

发明人： 木原诚一郎 ,  内海俊一

IPC分类号： H03K19/0185

CPC分类号： H03K3/013 ,  H03K3/356 ,  H03K3/356069 ,  H03K19/0013 ,  H03K19/018507

摘要： 提供了一种基于噪声的误动作的可能性低，并能低功率动作的电平移位电路。电平移位电路（1）具备：分别将与输入信号Sin同相及反相的信号作为栅极输入的第1及第2 MOSFET （12a、12b）；一端与移位电平电源端相连接，另一端分别与第1及第2 MOSFET的各漏极相连接的第1及第2电阻元件（13a、13b），所述移位电平电源端供给电平移位后的输出信号的高电平侧的输出电压；1对差分输入端分别连接到第1及第2 MOSFET的各漏极的比较器（14）；以及与输入信号的信号电平的上升及下降分别同步来控制经由第1电阻元件流过第1 MOSFET的第1电流的电流量和经由第2电阻元件流过第2 MOSFET的第2电流的电流量的电流控制电路（16）。