公开(公告)号：CN108242924B

公开(公告)日：2023-06-02

申请号：CN201711431161.6

申请日：2017-12-26

申请人： 大北欧听力公司

发明人： D·R·延森 ,  P·阿斯贝克 ,  F·哈斯巴尼

IPC分类号： H03K17/687

摘要： 本发明涉及集成半导体电路、其控制方法及听力设备，电路包括第一逻辑电路区域，其包括用于将第一区域时钟信号供应至第一逻辑电路区域的数字逻辑电路的第一区域时钟网络。还包括时钟门控电路，配置为根据时钟信号导出第一区域时钟信号，并根据第一逻辑电路区域的状态选择信号选择性地施加和中断第一区域时钟信号。第一逻辑电路区域包括分别连接至数字逻辑电路的PMOS和NMOS晶体管的相应主体的第一和第二反向偏置电压栅格。集成半导体电路还包括可控反向偏置电压发生器，配置为根据状态选择信号在第一电平和第二电平之间调节第一反向偏置电压栅格的反向偏置电压；并且根据状态选择信号在第一电平和第二电平之间调节第二反向偏置电压栅格的反向偏置电压。

公开(公告)号：CN108242924A

公开(公告)日：2018-07-03

申请号：CN201711431161.6

申请日：2017-12-26

申请人： 大北欧听力公司

发明人： D·R·延森 ,  P·阿斯贝克 ,  F·哈斯巴尼

IPC分类号： H03K17/687

CPC分类号： H03K19/0948 ,  G06F1/06 ,  G06F1/10 ,  G06F1/3237 ,  H01L27/092 ,  H01L27/1203 ,  H03K3/2885 ,  H03K19/0016 ,  Y02D10/128 ,  H03K17/6872 ,  H03K2217/0081

摘要： 本发明涉及集成半导体电路、其控制方法及听力设备，电路包括第一逻辑电路区域，其包括用于将第一区域时钟信号供应至第一逻辑电路区域的数字逻辑电路的第一区域时钟网络。还包括时钟门控电路，配置为根据时钟信号导出第一区域时钟信号，并根据第一逻辑电路区域的状态选择信号选择性地施加和中断第一区域时钟信号。第一逻辑电路区域包括分别连接至数字逻辑电路的PMOS和NMOS晶体管的相应主体的第一和第二反向偏置电压栅格。集成半导体电路还包括可控反向偏置电压发生器，配置为根据状态选择信号在第一电平和第二电平之间调节第一反向偏置电压栅格的反向偏置电压；并且根据状态选择信号在第一电平和第二电平之间调节第二反向偏置电压栅格的反向偏置电压。