公开(公告)号：CN109428535A

公开(公告)日：2019-03-05

申请号：CN201810985788.4

申请日：2018-08-28

申请人： 精工爱普生株式会社

发明人： 宍仓勋

IPC分类号： H02P27/06

CPC分类号： H01L27/0207 ,  H01L21/823878 ,  H01L27/092 ,  H02M7/219 ,  H02M7/53871 ,  H02P7/04 ,  H03K17/0822 ,  H03K17/0828 ,  H03K17/6872 ,  H02P27/06

摘要： 提供电机驱动电路、半导体装置以及电子设备，与电源用的节点N1和N2以及电机用的节点N3和N4连接的H桥电路在P型半导体衬底中包含：PchMOS晶体管，其配置于N型的第一区域并且连接于N1-N3之间；NchMOS晶体管，其配置于N型的第二区域并连接于N2-N3之间；PchMOS晶体管，其配置于N型的第三区域并连接于N1-N4之间；以及NchMOS晶体管，其配置于N型的第四区域并连接于N2-N4之间。第一区域与第三区域之间的距离小于第一区域与第二区域之间的距离、第三区域与第四区域之间的距离以及第二区域与第四区域之间的距离。

公开(公告)号：CN104168008B

公开(公告)日：2018-11-23

申请号：CN201410381644.X

申请日：2010-10-21

申请人： 高通股份有限公司

发明人： R·兰加拉詹 ,  C·米什拉

IPC分类号： H03K17/687 ,  H03K19/0185 ,  H03K19/20 ,  H03K19/003

CPC分类号： H03K19/018521 ,  H03K17/6872 ,  H03K19/00361 ,  H03K19/20

摘要： 用于压控振荡器(VCO)的RF缓冲器电路包括动态偏置电路以选择性对输出电压波形的相位进行翻转。在CMOS的实施方式中，在输出路径上应用PMOS/NMOS对。在高(电压)摆幅模式状况期间，对输出的相位进行翻转使得输出波形与出现在PMOS/NMOS对的栅极处的电压同相。由此该技术减小了栅极到漏极的峰值电压，并且允许采用经得起低相位噪声和低功耗的配置的MOS器件的可靠性提高。

公开(公告)号：CN108089626A

公开(公告)日：2018-05-29

申请号：CN201711170109.X

申请日：2017-11-21

申请人： 科域科技有限公司

发明人： 陈安邦

IPC分类号： G05F1/571

CPC分类号： H03K5/08 ,  H03K17/08122 ,  H03K17/6872 ,  H03K2217/0063 ,  H03K2217/0072 ,  H03K2217/0081 ,  G05F1/571

摘要： 一种电压钳位电路，其适于用于驱动与电感负载连接的半桥电路的驱动器。所述电压钳位电路包括检测器以及比较器。该检测器被设置成检测在与所述电感负载连接的开关节点处的电压的大小并且提供指示所述开关节点处的所述电压的大小的输入信号。该比较器被设置成接收所述输入信号并将所述输入信号与表示参考电压值的参考信号进行比较，以用于选择性地控制开关装置的操作从而对所述开关节点的电压钳位并减小所述开关节点处的电压的大小。

公开(公告)号：CN107979360A

公开(公告)日：2018-05-01

申请号：CN201711000579.1

申请日：2017-10-24

申请人： 英飞凌科技奥地利有限公司

发明人： 卡尔·诺林 ,  埃尔温·胡贝尔

IPC分类号： H03K17/081

CPC分类号： H03K17/168 ,  G05F3/02 ,  H03K5/08 ,  H03K17/06 ,  H03K17/6872 ,  H03K2017/066

摘要： 公开了一种可配置电路及其操作方法和一种集成电路。所述电路包括可配置钳位驱动器电路，其用于在晶体管关断时将晶体管的栅极端子处的电压钳位在导通电压阈值以下。在第一钳位驱动器电路模式下，钳位驱动器电路的输出端子被配置成耦接至晶体管的栅极端子，以在晶体管关断时提供自晶体管的栅极端子起的第一放电路径。在第二钳位驱动器电路模式下，钳位驱动器电路的输出端子被配置成耦接至钳位电路的输入端子，其中，钳位电路耦接至晶体管的栅极端子，以在晶体管关断时提供自晶体管的栅极端子起的第二放电路径。

公开(公告)号：CN107919148A

公开(公告)日：2018-04-17

申请号：CN201710892080.X

申请日：2017-09-27

申请人： 爱思开海力士有限公司

发明人： 李光训

IPC分类号： G11C7/10

CPC分类号： H03H11/28 ,  H03K17/6872 ,  H03K19/0005 ,  H03K19/017545 ,  G11C7/1051

摘要： 一种半导体器件可以包括校准电路和输出电路。校准电路可以通过执行阻抗校准操作来产生校准码，并且可以基于校准码而通过将校准码的逻辑电平反相或维持来产生校正校准码。输出电路可以基于输入信号和校正校准码来产生输出信号。

公开(公告)号：CN104937848B

公开(公告)日：2017-12-05

申请号：CN201480004776.9

申请日：2014-01-10

申请人： 高通股份有限公司

发明人： E·特泽格鲁 ,  G·A·尤维戈哈拉 ,  S·S·尹 ,  B·加内桑 ,  A·C·科塔

IPC分类号： H03K19/003 ,  G11C17/18 ,  H03K17/081

CPC分类号： H03K17/223 ,  G11C7/00 ,  G11C7/12 ,  G11C8/08 ,  G11C13/0069 ,  G11C17/18 ,  H03K17/08104 ,  H03K17/6872 ,  H03K19/00315 ,  H03K2217/0018 ,  H03K2217/0063 ,  H03K2217/0072

摘要： 公开了一种双模PMOS晶体管，其具有第一操作模式，在该第一操作模式中，双模PMOS晶体管的开关n阱被偏置到高电压。双模PMOS晶体管具有第二操作模式，在该第二操作模式中，开关n阱被偏置到低于高电压的低电压。双模PMOS晶体管具有一大小和栅极氧化物厚度，该大小和栅极氧化物厚度各自具有不能容适至高电压的持久绑定的数值。n阱电压切换电路使开关n阱偏置以防止对双模PMOS晶体管的电压损坏，而不管其相对较小的大小和薄栅极氧化物厚度。

公开(公告)号：CN107086864A

公开(公告)日：2017-08-22

申请号：CN201611259952.0

申请日：2016-12-30

申请人： 意法半导体股份有限公司

发明人： D·泽尔拉 ,  V·波勒托 ,  M·福皮亚尼

IPC分类号： H03K17/687

CPC分类号： H03K17/6872 ,  G05F3/26 ,  H03K17/60 ,  H03K17/687

摘要： 在一个实施例中，(预)驱动器电路包括用于驱动电子开关的第一输出端子和第二输出端子，电子开关包括控制端子和穿过开关的电流路径。布置可以操作在一个或多个第一驱动配置中(例如用于PMOS)，其中第一输出端子和第二输出端子分别耦合至电子开关的电流路径和控制电极，以及操作在一个或多个第二驱动配置中(例如用于NMOS，HS和LS均是)，其中驱动器电路的第一输出端子和第二输出端子分别耦合至电子开关的控制电极和电流路径。

公开(公告)号：CN106411302A

公开(公告)日：2017-02-15

申请号：CN201510452720.6

申请日：2015-07-28

申请人： 无锡华润上华半导体有限公司

发明人： 骆川

IPC分类号： H03K17/687

CPC分类号： H03K17/6871 ,  H03K17/102 ,  H03K17/6872 ,  H03K19/00 ,  H03K19/017545 ,  H03K2217/0054 ,  H03K2217/94

摘要： 本发明涉及一种开关控制电路，用于对开关电路的通断进行控制；包括：时钟电路，用于生成第一时钟控制信号和第二时钟控制信号；电压提升电路，分别与时钟电路、供电电源连接，用于接收第二时钟控制信号以及供电电源输出的工作电压，并在第二时钟控制信号的控制下将工作电压提升预设值后形成开关控制信号；以及反相电路，分别与时钟电路、电压提升电路连接，用于接收第一时钟控制信号以及开关控制信号，并根据第一时钟控制信号控制是否输出开关控制信号给开关电路。上述开关控制电路在降低开关电路内阻的同时不会造成开关电路中的开关管被击穿的隐患，电路的可靠性较高。

公开(公告)号：CN106411277A

公开(公告)日：2017-02-15

申请号：CN201610806342.1

申请日：2010-10-21

申请人： 爱特梅尔公司

发明人： 危长明 ,  张彧 ,  江立新 ,  陈金福 ,  杰弗里·G·巴罗

IPC分类号： H03F3/45 ,  H03G1/00 ,  H03K17/06 ,  H03K17/687

CPC分类号： H03F3/45475 ,  H03F2203/45534 ,  H03F2203/45536 ,  H03G1/0088 ,  H03K17/063 ,  H03K17/6872 ,  H03K17/6877 ,  H03K2017/066 ,  H03K2217/0054

摘要： 本发明涉及用于可编程增益放大器的开关和可编程增益放大器。可编程增益放大器PGA和用于PGA中的开关电路。所述开关电路包含：第一晶体管，其具有用以接受输入信号的源极端子、用以提供输出信号的漏极端子以及栅极。电力供应器提供用于所述第一晶体管的栅极电压。所述开关电路还可包含用以将开关信号耦合到所述栅极的电路。当所述开关信号为‘低’时，所述电路针对所述输入信号的所有值将所述第一晶体管‘断开’。所述PGA包含输入级，其具有用以耦合所述输入信号的输入节点，和用以提供门信号的输出节点；以及至少一第一增益级，其包含电阻器和所述开关电路。可包含差分增益放大器以从所述增益信号提供输出电压信号。

公开(公告)号：CN103843090B

公开(公告)日：2016-10-12

申请号：CN201280042873.8

申请日：2012-08-31

申请人： 卡文迪什动力有限公司

发明人： 罗伯特·加迪 ,  理查德·L·奈普 ,  罗伯托·彼得勒斯·范-卡普恩 ,  阿奈兹·乌纳穆诺

IPC分类号： H01G5/18 ,  H01G5/38 ,  H01G5/40 ,  H01H59/00

CPC分类号： H01L28/60 ,  B81B3/0086 ,  B81B2201/016 ,  B81B2207/015 ,  H01G5/18 ,  H01G5/38 ,  H01G5/40 ,  H01H59/0009 ,  H03K17/162 ,  H03K17/6872 ,  H03K2217/0009 ,  H03K2217/0036 ,  H03K2217/009

摘要： 本发明一般涉及一种用于高频通信的使RF MEMS装置与衬底和驱动电路隔离的结构，串联和并联的DVC结构，以及更小的MEMS阵列。半导体装置具有一个或多个单元，所述单元其中有多个MEMS装置。MEMS装置通过施加电偏压到上拉电极或下拉电极在距RF电极第一距离的第一位置和距RF电极第二距离的第二位置之间移动MEMS装置的开关元件来操作，所述第二距离不同于所述第一距离。上拉电极和/或下拉电极可以耦接至使MEMS装置与衬底隔离的电阻。