半导体器件及器件内深沟槽和浅沟槽的形成方法

    公开(公告)号:CN118507351A

    公开(公告)日:2024-08-16

    申请号:CN202410576581.7

    申请日:2024-05-10

    摘要: 半导体器件及器件内深沟槽和浅沟槽的形成方法,本发明涉及于功率半导体器件的形成方法,为克服现有技术在同时形成不同深度的沟槽中造成的不良,本发明采用硬掩模层和沟槽填充物的保护,先后形成不同深度的沟槽,本发明提出数种沟槽器件中沟槽网络结构的形成方法,有利于减少深沟槽和浅沟槽之间的高度过渡区域,并能降低制造工艺控制难度,增加沟槽功率器件中沟槽网络结构中深沟槽和浅沟槽各自的深度和宽度的均匀性和一致性。

    一种功率半导体器件及其制备方法

    公开(公告)号:CN117080245A

    公开(公告)日:2023-11-17

    申请号:CN202311175979.1

    申请日:2023-09-13

    摘要: 一种功率半导体器件及其制备方法,本发明涉及于功率半导体器件,为提供高可靠性的芯片结构,本发明通过设置有一个以上的源区域、一个以上的终端区域、一个以上的浮空沟槽区域以及位于芯片最外围的截止区域,降低芯片外围区域的表面应力,提高终端区域的击穿电压以及可靠性。

    一种半导体场效应管器件及其制造方法

    公开(公告)号:CN116825849A

    公开(公告)日:2023-09-29

    申请号:CN202311031095.9

    申请日:2023-08-16

    摘要: 一种半导体场效应管器件及其制造方法,本发明涉及于功率半导体器件,所述半导体器的还包括用于在器件开通时提供电流导通区域的有源区域、使反偏时源极‑漏极之间的电场位于有源区域内以防止器件外围区域击穿的终端沟槽区域、为器件提供额外的Cgs并改善开关性的栅‑源电容区域、用于减少器件周期排列的沟槽所产生应力的应力释放区域和电场截止区域,比起传统结构和工艺,可以提高的栅源电容‑栅漏电容比值,以及提供高可靠性的器件终端结构。

    屏蔽栅沟槽型场效应管及其制造方法

    公开(公告)号:CN116093162A

    公开(公告)日:2023-05-09

    申请号:CN202310189400.0

    申请日:2023-03-02

    摘要: 屏蔽栅沟槽型场效应管及其制造方法,本发明涉及于功率半导体器件,为改善现有屏蔽栅沟槽型场效应管器件的可靠性,UIS性能,反向导通性能,并减少硅面积的浪费。本发明提供一种屏蔽栅沟槽型场效应管,所述的场效应管利用集成的高电阻场板沟槽,改善器件开关过程中元胞不均匀开通导致的击穿问题,所述的高电阻场板沟槽还可以作为缓冲器,改善器件开关和反向恢复时的过冲电流。

    一种场效应管器件及其制造方法
    5.
    发明公开

    公开(公告)号:CN116632068A

    公开(公告)日:2023-08-22

    申请号:CN202310844967.7

    申请日:2023-07-11

    摘要: 一种场效应管器件及其制造方法,本发明涉及于功率半导体器件,为克服现有的问题,本发明通过在器件内设置第一区域和第二区域,所述的第一区域包括第二导电型掺杂体区、第一源区、第二导电型重掺杂的接触掺杂区以及第一掺杂区和接触孔沟槽;所述的第二区域包括有第二导电型掺杂体区以及第一导电型重掺杂的第二掺杂源区;本发明提出一种屏蔽栅沟槽型场效应管器件结构及制造工艺流程,能够实现更小的元胞尺寸,具有更低的导通电阻和更好的开关阈值均匀性。

    一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法

    公开(公告)号:CN116053325A

    公开(公告)日:2023-05-02

    申请号:CN202310190056.7

    申请日:2023-03-02

    摘要: 一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法,本发明属于功率半导体器件,包括:位于底部的漏极金属层;位于漏极金属层之上的N+衬底层;位于N+衬底层之上的N型外延层;位于器件上表面的P掺杂体区和N+掺杂源区;N+掺杂源区与位于器件上表面的源极金属相连;所述N型外延层上设置有沟槽,所述沟槽内填充有屏蔽栅电极和位于屏蔽栅电极左右两侧或其中一侧的栅电极,屏蔽栅电极与位于器件顶部的上表面金属相连,所述屏蔽栅电极下方设置有高电阻场板,所述高电阻场板下方延伸至N+衬底层中,所述高电阻场板和沟槽的侧壁间具有薄氧化层隔离。有益效果在于,利用高电阻场板,降低沟槽深处的电场强度,实现均匀的电场强度分布,增加击穿电压。

    一种屏蔽栅MOSFET器件及制造方法
    8.
    发明公开

    公开(公告)号:CN114823343A

    公开(公告)日:2022-07-29

    申请号:CN202210534251.2

    申请日:2022-05-17

    IPC分类号: H01L21/336 H01L29/78

    摘要: 一种屏蔽栅MOSFET器件的结构及制造方法,本发明涉及于功率半导体器件,为提供一种更好的制造工艺及其结构,该工艺中降低了光刻次数,简化了流程,制作的器件性能也更优化了,具有独特的结构及制造工艺流程,比起传统结构和工艺,能节省数个光刻步骤,有效降低制造成本。

    一种改善芯片切割形变的晶圆结构及其制作方法

    公开(公告)号:CN117637611A

    公开(公告)日:2024-03-01

    申请号:CN202311495334.6

    申请日:2023-11-10

    摘要: 一种改善芯片切割形变的晶圆结构及其制作方法,涉及半导体技术领域,改善芯片切割形变的晶圆结构,本发明通过在所述的外围区域内的半导体层中设有至少一段围绕所述的器件区的第一类沟槽和至少一段位于围绕所述的第一类沟槽且与之平行的第二类沟槽,其中所述的第二类沟槽位于第二钝化层边缘的下方,所述的第二钝化层向下延伸至所述的第二类沟槽内,来解决了芯片切割形变的问题,增加器件生产的良率和使用过程中的可靠性。

    一种半导体沟槽型场效应管器件及其制造方法

    公开(公告)号:CN117476772A

    公开(公告)日:2024-01-30

    申请号:CN202311660721.0

    申请日:2023-12-06

    摘要: 一种半导体沟槽型场效应管器件及其制造方法,本发明涉及于功率半导体器件,本发明为同时兼顾器件尺寸和栅极电阻的问题,提出一种具有H型沟槽结构的屏蔽栅沟槽型场效应管结构,H型沟槽网络结构包括有交错排列第一类沟槽和第二类沟槽,第一类沟槽内设有第一栅电极和屏蔽栅电极,第二类沟槽内设有第二栅电极,所述的第二栅电极连接到相邻的第一栅电极,本发明提出技术方案在减少器件尺寸的同时进一步减少器件的沟道电阻,并能减少器件的栅极电阻,在高频应用中实现更均匀的电流分布,提升器件的开关频率和可靠性。