公开(公告)号：CN115700915A

公开(公告)日：2023-02-07

申请号：CN202210593444.5

申请日：2022-05-27

Applicant: 富士电机株式会社

Inventor： 丸山力宏 ,  小宫山典宏 ,  小林邦雄 ,  小林佑斗 ,  原田孝仁 ,  大山浩永 ,  佐佐木雅浩 ,  臼井亮辅

IPC: H01L23/64 ,  H01L23/14 ,  H01L23/49 ,  H01L23/495 ,  H01L25/16

Abstract: 本发明提供能够降低振荡现象的产生的半导体装置。半导体装置通过电阻芯片来减小从控制端子起控制电极为止的布线电阻以及电感的相对差。在导通(或关断)针对控制电极的控制电压时，能够抑制多个半导体芯片的上升时间(或下降时间)的差。由此，输出电极(源极)的电压不会紊乱。因此，能够向外部的控制装置输出稳定的电压。此外，半导体装置通过引线而使配置于不同的绝缘电路基板的半导体芯片的输出电极间的电位均匀化。由此，能够从输出电极(源极)向外部的控制装置稳定地输出电压。因此，半导体装置能够抑制振荡现象以及由其引起的误动作的产生，并且能够抑制可靠性的降低。

公开(公告)号：CN209785938U

公开(公告)日：2019-12-13

申请号：CN201920671759.0

申请日：2019-05-10

Applicant: 富士电机株式会社

Inventor： 小林邦雄

IPC: H01L25/18 ,  H01L29/78 ,  H01L29/872 ,  H01L29/06

Abstract: 本实用新型提供一种栅极电压的振荡得到了抑制的半导体模块。在提供的半导体模块中，晶体管元件具备半导体基板、设置于半导体基板上的层间绝缘膜、以及设置于层间绝缘膜上的发射电极，半导体基板具有第一沟槽部以及至少一部分在正面露出并被第一沟槽部包围的第一导电型的浮置半导体区，层间绝缘膜具有用于将发射电极与浮置半导体区电连接的多个开口，晶体管元件具有10Ω以上的内置栅极电阻，半导体基板具有100μm以上且130μm以下的厚度，续流二极管元件具有SiC的肖特基势垒二极管。