-
公开(公告)号：CN102194700A
公开(公告)日：2011-09-21
申请号：CN201110054890.0
申请日：2011-03-07
Applicant: 富士电机系统株式会社
Inventor： 矢嶋理子
IPC: H01L21/336 , H01L21/205 , H01L29/78
CPC classification number: H01L29/7811 , H01L29/0634 , H01L29/1095
Abstract: 本发明提供一种超级结半导体器件的制造方法。其是能够防止周缘耐压构造部中的低浓度第一导电型外延层的形成时的杂质浓度变动或者由自掺杂引起的杂质浓度不均匀、能够防止耐压降低的超级结半导体器件的制造方法。在该超级结半导体器件的制造方法中，在由构成超级结半导体器件的漂移层的并列的第一导电型区域(4)和第二导电型区域(5)形成的超级结构造中，在通过外延生长形成上述第一导电型区域(4)时，在半导体源气体之前向外延生长管线导入第一导电型掺杂气体。
Search Results
1
records
(took 0.021 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
