公开(公告)号：CN100485807C

公开(公告)日：2009-05-06

申请号：CN03825255.4

申请日：2003-06-30

Applicant: 富士通微电子株式会社

Inventor： 池田仁史 ,  藤冈伸也 ,  泽村贵宽

IPC: G11C11/407

CPC classification number: G11C8/08 ,  G11C7/1018 ,  G11C7/1042 ,  G11C11/4076 ,  G11C11/408 ,  G11C11/4085

Abstract: 在连续模式中，字控制电路重叠地激活对应于起始行地址和下一行地址的字线。相应地，即使在起始地址表明连接到字线的末存储器单元的情形下，字线的切换操作也变得不必要。因此可以顺序方式访问连接到不同字线的存储器单元。即，访问半导体存储器设备的控制器可不中断数据地访问存储器。这可防止数据传输速率的降低。而且，也不必形成用于将字线正被切换的事实通知控制器的信号和控制电路，于是半导体存储器设备的结构和控制器的控制电路可被简化。这降低了系统成本。