-
公开(公告)号:CN1716595B
公开(公告)日:2010-10-13
申请号:CN200410100756.X
申请日:2004-12-13
Applicant: 富士通微电子株式会社
CPC classification number: H01L21/823418 , H01L27/0266
Abstract: 一种半导体器件的制造方法,其中:提供了保护晶体管,该保护晶体管保护内部电路中的内部晶体管免受电源接脚之间发生的静电所造成的破损。构成保护晶体管沟道的第一p阱的导电类型对应于构成内部晶体管沟道的第二p阱的导电类型。第一p阱的杂质浓度高于第二p阱的杂质浓度。因此,保护晶体管的漏结比内部晶体管的漏结更尖,并且该保护晶体管的寄生双极工作的启动电压比该内部晶体管中的更低。因此,能够恰当地保护该内部电路免受ESD浪涌。
-
公开(公告)号:CN101452738B
公开(公告)日:2010-10-13
申请号:CN200910002207.1
申请日:2003-02-20
Applicant: 富士通微电子株式会社
IPC: G11C7/22 , G11C11/4076 , G11C11/406
CPC classification number: G11C11/40603 , G11C7/22 , G11C11/401 , G11C11/406 , G11C11/40615 , G11C11/4076 , G11C29/02 , G11C29/022 , G11C29/028 , G11C29/50012 , G11C2207/2281 , G11C2211/4061
Abstract: 一种半导体存储器。该半导体存储器包括:存储器内核;定时器,其从接收到外部访问信号开始测量预定时间,并且在经过所述预定时间之后输出访问请求信号,其中所述预定时间比内核操作时间长;边沿检测电路,其在检测到外部访问信号的转换边沿时输出转换测得信号,其中定时器响应于转换测得信号开始测量所述预定时间;重置电路,其与转换测得信号同步地产生用于重置定时器的重置信号;以及设置电路,其与转换测得信号同步地产生设置信号,该设置信号具有从产生重置信号开始的延迟,该设置信号启动定时器,其中重置电路响应于从定时器输出的访问请求信号产生重置信号。
-
公开(公告)号:CN1926686B
公开(公告)日:2010-08-18
申请号:CN200480042436.1
申请日:2004-05-28
Applicant: 富士通微电子株式会社
IPC: H01L27/105 , H01L27/108 , H01L21/8242
CPC classification number: H01L27/11502 , H01L27/11507 , H01L28/57
Abstract: 本发明提供一种更加能够抑制铁电电容器伴随吸湿而恶化的半导体装置及其制造方法。该半导体装置具有:半导体基板;多个铁电电容器(101),其形成在上述半导体基板的上方;多个第一密封环(102),其包括在上述铁电电容器的同层上形成的金属膜;多个第二密封环(103),其包围从多个上述第一密封环中选择的两个以上第一密封环;第三密封环(104),其包围全部上述多个铁电电容器,同时包围全部上述第二密封环。当从与上述半导体基板的表面垂直的方向看,上述第一密封环包围单个铁电电容器,其中上述多个铁电电容器中的每一个具有相应的第一密封环,并且形成一个存储单元。
-
公开(公告)号:CN101800553A
公开(公告)日:2010-08-11
申请号:CN201010105439.2
申请日:2010-01-25
Applicant: 富士通微电子株式会社
Inventor: 伊恩·朱斯欧·代迪克 , 加文·朗伯斯·艾伦
IPC: H03M1/64
CPC classification number: H03M1/0614 , G11C27/02 , H01H9/54 , H03K17/00 , H03L7/00 , H03L7/091 , H03M1/002 , H03M1/0881 , H03M1/1009 , H03M1/12 , H03M1/121 , H03M1/1215 , H03M1/1245 , H03M1/126 , Y10T307/76
Abstract: 本发明公开了采样。公开了被配置为由基本为正弦型的时钟信号驱动的电流模式时间交织采样电路。这种电路可被结合在ADC电路中,例如被结合作为IC芯片上的集成电路。所公开的电路无需离线就能够校准自身。
-
公开(公告)号:CN1534777B
公开(公告)日:2010-08-04
申请号:CN200410007091.8
申请日:2004-02-24
Applicant: 富士通微电子株式会社
IPC: H01L23/52 , H01L21/768
CPC classification number: H01L23/564 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 一种具有保护环的半导体器件的多层互连结构包括第一保护环,其沿着衬底的外围连续地延伸,以及第二保护环,其沿着外围在多层互连结构中连续地延伸,以便被第一保护环包围,以便包围多层互连结构内部的互连图形,其中第一和第二保护环由桥接导电图形机械地且连续地彼此连接,该桥接导电图形沿着包括第一和第二保护环的区域以带状连续地延伸,当在垂直于衬底的方向上观察时。
-
公开(公告)号:CN101794620A
公开(公告)日:2010-08-04
申请号:CN201010141756.X
申请日:2007-08-13
Applicant: 富士通微电子株式会社
Inventor: 山口秀策
CPC classification number: G11C17/16 , G11C17/18 , H01L2224/48137 , H01L2224/49175 , H01L2924/00
Abstract: 提供了一种电熔丝电路和电子元件。一种电熔丝电路被提供,其具有形成电熔丝的电容器;通过响应一个写入信号施加一个电压到所述电容器端子而击穿所述电容器绝缘膜的写入电路;以及至少两个晶体管,包括第一晶体管和第二晶体管,在电容器和写入电路之间串联连接。
-
公开(公告)号:CN101147201B
公开(公告)日:2010-07-28
申请号:CN200580049212.8
申请日:2005-03-28
Applicant: 富士通微电子株式会社
IPC: G11C16/24
CPC classification number: G11C16/26 , G11C16/0475 , G11C16/0491
Abstract: 提高读出速度。在由一个单元中具有两个存储区域的存储单元形成的存储单元阵列(1)中,将相对于相邻的两个位线对称的两个存储单元的外侧的存储区域的阈值设定为成对关系。字线选择电路(2)向与作为读出对象的两个存储单元连接的字线施加读出电压。另外,位线选择电路(3)向两个存储单元的紧邻外侧的两个字线施加接地电压,并且向内侧的两个位线施加规定的读出电压。在读出转换电路(4a)、(4b)、(4c)中,对通过字线选择电路(2)和位线选择电路(3)激活的各个存储单元中流过的漏极电流进行比较,并转换为一个数据。
-
公开(公告)号:CN1984242B
公开(公告)日:2010-06-23
申请号:CN200610072099.1
申请日:2006-04-10
Applicant: 富士通微电子株式会社
CPC classification number: H04N5/361
Abstract: 本发明的目的是提供一种图像数据处理电路和图像数据处理方法,其能够通过抑制在从固态图像拾取器件输出的图像数据中包括的暗电流成分信号对行的依赖性等来高精度地确定与图像中黑色部分相对应的参考信号电平。参考暗电流成分数据保存单元选择来自固态图像拾取器件的参考行,并且保存参考行的暗电流成分作为首行平均值。暗电流成分数据和有效像素数据以行为单位顺序输入减法电路。差分电路获得在先行中所包括的暗电流成分数据相对于首行平均值的改变量作为检测值。减法电路从输入的暗电流成分数据和有效像素数据中减去所述检测值。
-
公开(公告)号:CN1612267B
公开(公告)日:2010-06-23
申请号:CN200410086614.2
申请日:2004-10-29
Applicant: 富士通微电子株式会社
IPC: G11C11/407 , G11C11/409
CPC classification number: G11C11/4085 , G11C8/08 , G11C2207/2227 , G11C2211/4067
Abstract: 本发明公开了一种半导体存储器。其中,增高电压生成器生成增高电压,作为字线的高电平电压。多个第一字译码器在活跃周期中根据第一地址信号来输出低电平电压或高电平电压,而在待机周期中输出高电平电压。切换电路在活跃周期中将用于向所述第一字译码器提供高电平电压的高电平电压线与增高电压线相连接,而在待机周期中将其与内部电压线相连接。向内部电压线提供的电压低于增高电压。多个字驱动器在它们的晶体管的栅极接收到来自所述第一字译码器的低电平电压时向字线提供增高电压,而当其栅极接收到来自所述第一字译码器的高电平电压时向字线输出低电平电压。
-
公开(公告)号:CN1638093B
公开(公告)日:2010-06-16
申请号:CN200410047552.4
申请日:2004-05-21
Applicant: 富士通微电子株式会社
CPC classification number: H01L28/57 , H01L27/11507
Abstract: 本发明提供一种半导体器件的制造方法。通过溅射工艺形成一用于覆盖铁电电容器的Al2O3层。优选根据铁电电容器所需的剩余极化量和疲劳容限优化Al2O3层的厚度,例如为10nm至100nm。接下来,通过在氧气氛中进行热处理,经由Al2O3层供应氧至PZT层。结果,弥补了PZT层中氧的不足。此时,由于Al2O3层抑制了PZT层中的Pb的挥发,且抑制了由Pb量的减少引起的疲劳容限的退化。随后,通过溅射工艺形成另一层Al2O3层作为第二保护层,用于对抗后续处理中的退化因素。Al2O3层的厚度优选为充分保护铁电电容器免于后续布线过程中的退化因素,即大于20nm。
-
-
-
-
-
-
-
-
-