公开(公告)号：CN100495662C

公开(公告)日：2009-06-03

申请号：CN200510099496.3

申请日：2005-09-06

Applicant: 富士通微电子株式会社

Inventor： 宫下俊彦 ,  铃木邦广

IPC: H01L21/336 ,  H01L21/8238 ,  H01L29/78 ,  H01L27/092

CPC classification number: H01L21/26506 ,  H01L21/2652 ,  H01L21/28238 ,  H01L21/28518 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/105 ,  H01L29/6659

Abstract: 本发明提供一种半导体器件及其制造方法，其中能够容易且可靠地实现沟道区域中的理想阶梯式分布，由此能同时抑制短沟道效应及防止迁移率下降。从半导体膜起将硅衬底非晶化到预定深度，并且在这种状态下引入将成为源极/漏极的杂质。然后激活杂质，并且通过低温固相外延再生长将非晶化的部分再结晶。由于低温固相外延再生长所需的处理温度在450℃-650℃范围内，因而能够抑制杂质热扩散到半导体膜，从而保持初始陡峭的阶梯式分布。