公开(公告)号：CN101641770A

公开(公告)日：2010-02-03

申请号：CN200780052401.X

申请日：2007-03-28

Applicant: 富士通微电子株式会社

Inventor： 宫下俊彦 ,  池田圭司

IPC: H01L21/336 ,  H01L27/092 ,  H01L21/8238 ,  H01L29/78

CPC classification number: H01L21/823807 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7848

Abstract: 一种半导体器件，具有：半导体基板上的栅极电极(13)；沟道区域(CH)，其设置在上述栅极电极的下方的半导体基板区域；变形生成层(21)，其用于对上述沟道区域赋予应力；对上述沟道区域的源极端(A)施加的变形的绝对值大于对漏极端施加的变形的绝对值。在优选的构成例中，还具有侧壁隔离层(17)，该侧壁隔离层形成在栅极电极的侧壁上，形成在上述栅极电极的源极侧的侧壁宽度(W1)小于形成在上述栅极电极的漏极侧的侧壁宽度(W2)。

公开(公告)号：CN100495662C

公开(公告)日：2009-06-03

申请号：CN200510099496.3

申请日：2005-09-06

Applicant: 富士通微电子株式会社

Inventor： 宫下俊彦 ,  铃木邦广

IPC: H01L21/336 ,  H01L21/8238 ,  H01L29/78 ,  H01L27/092

CPC classification number: H01L21/26506 ,  H01L21/2652 ,  H01L21/28238 ,  H01L21/28518 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/105 ,  H01L29/6659

Abstract: 本发明提供一种半导体器件及其制造方法，其中能够容易且可靠地实现沟道区域中的理想阶梯式分布，由此能同时抑制短沟道效应及防止迁移率下降。从半导体膜起将硅衬底非晶化到预定深度，并且在这种状态下引入将成为源极/漏极的杂质。然后激活杂质，并且通过低温固相外延再生长将非晶化的部分再结晶。由于低温固相外延再生长所需的处理温度在450℃-650℃范围内，因而能够抑制杂质热扩散到半导体膜，从而保持初始陡峭的阶梯式分布。

公开(公告)号：CN100562987C

公开(公告)日：2009-11-25

申请号：CN200580049510.7

申请日：2005-02-18

Applicant: 富士通微电子株式会社

Inventor： 吉田英司 ,  田中徹 ,  宫下俊彦

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L21/845 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/10826 ,  H01L27/10879 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/7841 ,  H01L29/785

Abstract: 本发明的目的在于，提供一种虽具有高密度，但不会发生多重选择的、铺满了1T-DRAM的存储单元及该存储单元的制造方法，以及利用该存储单元阵列的半导体电路装置。提供一种存储单元阵列，其具有：绝缘支撑基板上独立了的半导体区域；形成在半导体区域上的存储单元；使存储单元处于绝缘状态的绝缘区域。而且，该存储单元具有；源极区域；漏极区域；正面栅极区域，其中间隔着栅极区域，以隔开上述源极区域和上述漏极区域的方式配置在半导体区域的侧面上；背面栅极区域，其中间隔着栅极区域，以隔开上述源极区域和上述漏极区域的方式配置在与半导体区域的上述侧面相对向的侧面上。而且，存储单元的特征在于，与在行方向上相邻的存储单元共用上述背面栅极区域。