公开(公告)号：CN100355077C

公开(公告)日：2007-12-12

申请号：CN03122661.2

申请日：2003-03-11

Applicant: 夏普公司 ,  富士通株式会社

Inventor： 福岛稔彦 ,  夏秋和弘 ,  瀬户山孝男 ,  浅野佑次 ,  加藤盛央

IPC: H01L27/14 ,  H01L31/10

CPC classification number: H01L31/1804 ,  H01L27/1443 ,  H01L31/02161 ,  H01L31/103 ,  Y02E10/547 ,  Y02P70/521

Abstract: 本发明提供了一种具有内置光接收元件的半导体器件的制造方法以及半导体器件和包含有该半导体器件的光学拾波器。该器件包括设置在衬底上的用于接收光信号和将光信号转换成电信号的光接收元件区域。该方法包括以下步骤：在衬底上的光接收元件区中形成防反射膜，和形成由多晶硅膜构成的保护膜，该保护膜用作后来刻蚀步骤中的刻蚀阻挡膜，在该保护膜上形成布线层间膜，在该布线层间膜上形成覆盖膜，在该光接收元件区域上，向下蚀刻除去该保护膜上的布线层间膜及覆盖层，形成光接收窗口，其中在该蚀刻之后该保护膜位于该光接收窗口的底部，从而该保护膜在蚀刻该光接收窗口期间保护该防反射膜免受蚀刻，以及之后在该防反射膜上完全去除该保护膜。

公开(公告)号：CN1447441A

公开(公告)日：2003-10-08

申请号：CN03122661.2

申请日：2003-03-11

Applicant: 夏普公司 ,  富士通株式会社

Inventor： 福岛稔彦 ,  夏秋和弘 ,  瀬户山孝男 ,  浅野佑次 ,  加藤盛央

IPC: H01L27/14 ,  H01L31/10

CPC classification number: H01L31/1804 ,  H01L27/1443 ,  H01L31/02161 ,  H01L31/103 ,  Y02E10/547 ,  Y02P70/521

Abstract: 提供了一种具有内置光接收元件的半导体器件的制造方法。该器件包括用于接收光信号和将光信号转换成电信号的光接收元件区域，该光接收元件区域设置在衬底上。该方法包括以下步骤：在衬底上的光接收元件区域中形成防反射膜，并形成保护膜，该保护膜用作后来刻蚀步骤中的刻蚀阻挡膜。

公开(公告)号：CN1238906C

公开(公告)日：2006-01-25

申请号：CN03120928.9

申请日：2003-03-21

Applicant: 富士通株式会社 ,  夏普株式会社

Inventor： 浅野祐次 ,  加藤盛央 ,  濑户山孝男 ,  福岛稔彦 ,  夏秋和弘

IPC: H01L31/00 ,  H01L27/14

CPC classification number: H01L31/02024 ,  H01L21/761 ,  H01L21/76202 ,  H01L21/763 ,  H01L27/0203 ,  H01L27/1446

Abstract: 在具有由第一导电类型半导体构成的表面层的下层衬底上形成第一层。第一层由电阻高于下层衬底表面层电阻的半导体构成。在第一层的部分表面区中形成第二导电类型的第一杂质扩散区。第一杂质扩散区没有到达下层衬底的表面。在第一层中设置第一导电类型的第二杂质扩散区且在面内方向上与第一杂质扩散区隔开一定的距离。第二杂质扩散区到达下层衬底的表面。在第一和第二杂质扩散区之间设置分隔区。分隔区包括在第一层中形成的沟槽和至少在沟槽部分内部区域中设置的介电材料。

公开(公告)号：CN1925136A

公开(公告)日：2007-03-07

申请号：CN200610005470.2

申请日：2006-01-17

Applicant: 富士通株式会社

Inventor： 浅野佑次 ,  加藤盛央

IPC: H01L21/82 ,  H01L27/14

CPC classification number: H01L31/0216

Abstract: 一种半导体器件的制造方法，其中当制造具有内置光接收单元的半导体器件时，用于分隔光接收单元的分隔区域受到保护而免于例如由蚀刻引起的破坏。抗反射涂层不仅形成于分隔的光电二极管区域中的光接收区域上，而且形成于分隔的区域上，其中该分隔的区域包括在光接收区域外的用于分隔光电二极管的分隔区域和阴极之间的结区域。形成多晶硅膜以覆盖抗反射涂层。从而，利用多晶硅膜可以保护光接收区域外的分隔区域与阴极之间的结区域上的抗反射涂层免于例如蚀刻。因而，抑制了该区域中晶体缺陷的发生、杂质浓度的改变等。从而，可制造出高性能高品质的具有内置光电二极管的半导体器件。

公开(公告)号：CN1447445A

公开(公告)日：2003-10-08

申请号：CN03120928.9

申请日：2003-03-21

Applicant: 富士通株式会社 ,  夏普株式会社

Inventor： 浅野祐次 ,  加藤盛央 ,  濑户山孝男 ,  福岛稔彦 ,  夏秋和弘

IPC: H01L31/00 ,  H01L27/14

CPC classification number: H01L31/02024 ,  H01L21/761 ,  H01L21/76202 ,  H01L21/763 ,  H01L27/0203 ,  H01L27/1446

Abstract: 在具有由第一导电类型半导体构成的表面层的下层衬底上形成第一层。第一层由电阻高于下层衬底表面层电阻的半导体构成。在第一层的部分表面区中形成第二导电类型的第一杂质扩散区。第一杂质扩散区没有到达下层衬底的表面。在第一层中设置第一导电类型的第二杂质扩散区且在面内方向上与第一杂质扩散区隔开一定的距离。第二杂质扩散区到达下层衬底的表面。在第一和第二杂质扩散区之间设置分隔区。分隔区包括在第一层中形成的沟槽和至少在沟槽部分内部区域中设置的介电材料。