一种基于硬件加速器的芯片测试方法、装置、设备及介质

    公开(公告)号:CN119065912A

    公开(公告)日:2024-12-03

    申请号:CN202411157839.6

    申请日:2024-08-22

    Inventor: 曹彪 宁宁 王芳

    Abstract: 本发明公开了一种基于硬件加速器的芯片测试方法、装置、设备及介质,涉及芯片测试技术领域。该方法中,首先,第一服务器向第三服务器发送用于表征第二服务器待执行的目标用例的命令,以便于第二服务器根据命令执行目标用例,从而根据第二服务器对目标用例的运行结果实现对芯片性能的测试,该过程中不需要人为输入测试用例进行比对,实现了对芯片性能的自动化测试,提高了对芯片的测试效率;其次,预先为芯片测试创建了测试环境,保证了测试能够正常进行;再次,第一服务器中预先存储有第二服务器执行多种用例时的运行结果,可实现在芯片执行多种用例的情况下对芯片性能的测试,从而模拟更加真实的芯片运行场景,提高了测试结果的可靠性。

    中央处理器接口性能的评估方法及装置

    公开(公告)号:CN119046129A

    公开(公告)日:2024-11-29

    申请号:CN202410918145.3

    申请日:2024-07-09

    Inventor: 白艳 宁宁

    Abstract: 本发明实施例提供了一种中央处理器接口性能的评估方法及装置,所述方法包括:通过在中央处理器接口设置模块化程序;模块化程序基于高性能一致性扩展接口访问系统级芯片的内存,并分为实验组子程序和对照组子程序;基于系统级芯片的内存数据确定针对中央处理器接口的测试方案;通过对照组子程序和实验组子程序分别执行测试方案得到对照组测试数据和实验组测试数据;根据对照组测试数据和实验组测试数据评估中央处理器接口的性能。本发明实施例使用高性能一致性扩展接口代替其他接口,利用不同接口访问时流水线上不同模拟该接口性能;并且设计模块化程序,可以自由随机的选择测试方案来满足不同的片上系统。

    测试用例的测试方法及装置、存储介质及电子设备

    公开(公告)号:CN118445186A

    公开(公告)日:2024-08-06

    申请号:CN202410536200.2

    申请日:2024-04-29

    Inventor: 韩鑫 宁宁 谢向阳

    Abstract: 本申请实施例提供了一种测试用例的测试方法及装置、存储介质及电子设备,其中,该测试用例的测试方法包括:在确定测试用例待测试的情况下,获取所述测试用例对应的配置数据,其中,所述配置数据至少用于指示所述测试用例对应的第一寄存器的配置参数,所述第一寄存器与所述测试用例对应的第一IP模块存在关联,所述多个IP模块包括所述第一IP模块;确定所述测试用例对应的约束条件,并根据所述配置数据确定所述测试用例是否满足所述约束条件,其中,所述约束条件用于指示多个寄存器的约束关系,所述多个寄存器包括所述第一寄存器;在确定所述测试用例不满足所述约束条件的情况下,终止对所述测试用例进行测试。

    一种芯片调试方法、装置、系统及芯片

    公开(公告)号:CN116561009A

    公开(公告)日:2023-08-08

    申请号:CN202310614190.5

    申请日:2023-05-26

    Inventor: 王语鑫 宁宁

    Abstract: 本发明涉及调试技术领域,公开了一种芯片调试方法、装置、系统及芯片,所述方法包括:获取调试任务;基于所述调试任务中调试子任务的任务类型进行任务划分,得到与所述任务类型对应的调试子任务;基于所述调试子任务的任务类型,将所述调试子任务分配至对应的调试通道;获取每个所述调试通道对应的调试子任务的数量,并基于所述数量对所述调试通道对应的缓存空间进行调整;通过调整后的缓存空间对所述调试通道的调试子任务进行处理,以获得芯片的调试结果。本发明能够解决芯片调试效率较低的问题。

    一种基于遗传算法的验证方法和装置

    公开(公告)号:CN119150769A

    公开(公告)日:2024-12-17

    申请号:CN202411154865.3

    申请日:2024-08-21

    Inventor: 韩鑫 宁宁

    Abstract: 本申请实施例提供了一种基于遗传算法的验证方法和装置,所述方法包括:在预设的关键参数取值范围中随机选取若干组初始关键参数,分别计算每组初始关键参数在处理器验证过程中的适应度,根据适应度、预设的选择概率、预设的交叉概率和预设的变异概率对若干组初始关键参数进行处理,最终得到若干组目标关键参数,将若干组目标关键参数作为若干组初始关键参数,重新执行上述步骤,直至满足预设的终止条件,停止迭代,再根据若干组目标关键参数与关键参数取值范围计算并输出处理器验证覆盖率。本申请基于遗传算法获取目标关键参数,避免了局部最优,且迭代过程不断优化参数,能够得到较高的处理器验证覆盖率,提高处理器验证的效率和质量。

    一种JTAG信号处理方法、系统、设备及计算机介质

    公开(公告)号:CN119064759A

    公开(公告)日:2024-12-03

    申请号:CN202411156703.3

    申请日:2024-08-22

    Abstract: 本申请公开了一种JTAG信号处理方法、系统、设备及计算机介质,涉及半导体技术领域,应用于JTAG引擎,获取目标芯片的JTAG链路结构,JTAG引擎设置于目标芯片;根据JTAG链路结构建立检测规则和补偿规则;获取第一JTAG信号,第一JTAG信号根据JTAG调试工具传输的信号确定;基于检测规则检测第一JTAG信号是否异常;响应于第一JTAG信号异常,则基于补偿规则对第一JTAG信号进行补偿,得到正常的第二JTAG信号;传输第二JTAG信号至目标芯片的JTAG状态机进行跳转。本申请可以根据目标芯片的JTAG链路结构建立检测规则和补偿规则来对异常的第一JTAG信号进行补偿,提高了芯片调试准确性。

    软件版本升级方法、装置、通信设备及存储介质

    公开(公告)号:CN118409767A

    公开(公告)日:2024-07-30

    申请号:CN202410340626.0

    申请日:2024-03-22

    Inventor: 陈佑炳 张唯 宁宁

    Abstract: 本发明实施例提供了一种软件版本升级方法、装置、通信设备及存储介质,该方法包括:在引导加载程序进入升级模式的情况下,基于引导加载程序升级包判断是否进行软件升级,并启动引导加载程序;在引导加载程序已启动的情况下,获取本地存储器中引导加载程序的软件版本号;基于本地存储器中引导加载程序的软件版本号判断是否进行软件升级,并启动固件;在固件已启动的情况下,获取本地存储器中固件的软件版本号;基于本地存储器中固件的软件版本号判断是否进行软件升级。本发明实施例通过在芯片固化程序启动的过程中就对引导加载程序升级包的软件版本进行校验,解决了在将软件版本升级到高版本后无法有效地禁止软件版本回退的问题。

    一种NVMe目标控制系统、方法、服务器及电子设备

    公开(公告)号:CN118210553A

    公开(公告)日:2024-06-18

    申请号:CN202410340349.3

    申请日:2024-03-22

    Abstract: 本发明涉及计算机技术领域,公开了一种NVMe目标控制系统、方法、服务器及电子设备,当需要抓取数据时,主机端开启数据抓取功能,用户发送的NVMe命令,接收到NVMe命令后,将NVMe命令发送至控制器;控制器将NVMe命令发送至对应的NVMe设备,以使NVMe设备响应NVMe命令;进行目标NVMe命令抓取,将抓取到的目标NVMe命令存储至目标存储空间;主机端在得到关闭抓取指令后,关闭数据抓取功能,得到目标NVMe命令集,按照预设分析需求,对目标NVMe命令集进行信息解析,得到目标信息解析结果。通过实现数据抓取功能,可以根据用户的预设分析需求,对抓取到的目标NVMe命令集进行信息解析,提高了命令分析效率。

    一种通用时间戳计数器、通用时间戳计数方法及电子设备

    公开(公告)号:CN119065895A

    公开(公告)日:2024-12-03

    申请号:CN202411008953.2

    申请日:2024-07-25

    Inventor: 陈佑炳 张唯 宁宁

    Abstract: 本发明提供一种通用时间戳计数器、通用时间戳计数方法及电子设备,涉及片上系统领域。通用时间戳计数器设置于片上系统的始终带电区域,其通过硬件计数信号与多个寄存器连接,其用于在片上系统上电后自动启动开始对参考时钟进行计数。本发明不依赖于软件控制,上电后片上系统硬件自动启动通用时间戳计数器对参考时钟进行计时。在系统复位期间通用时间戳计数器仍保持工作状态并独立计数,不受复位影响。其计数对象为参考时钟,独立计时,不受中央处理器实际工作时钟的影响。通用时间戳计数器的计数值不清零并保持计数直到片上系统彻底掉电,使得片上系统内部集成的各个功能硬件在任意阶段或时间点获取通用时间戳计数器的计数值作为时间基准或时间戳。

    PCIe芯片的中断测试系统和方法、存储介质及电子设备

    公开(公告)号:CN119149318A

    公开(公告)日:2024-12-17

    申请号:CN202411302909.2

    申请日:2024-09-18

    Inventor: 张亮 宁宁

    Abstract: 本申请实施例提供了一种PCIe芯片的中断测试系统和方法、存储介质及电子设备,其中,该PCIe芯片的中断测试系统包括:用户态,用于通过多个线程分别将多个进程标识发送至内核态,其中,所述多个线程与所述多个进程标识一一对应,所述多个线程均用于执行中断测试任务;所述内核态,用于根据所述多个进程标识触发多个中断测试任务,并在所述多个中断测试任务执行完成的情况下,通过回调函数将所述多个中断测试任务对应的目标信息发送至所述用户态,其中,所述目标信息至少包括:执行中断测试任务的中断通道的中断号;所述用户态,还用于在接收到多个所述目标信息的情况下,根据多个所述目标信息确定所述多个中断测试任务的测试结果。

Patent Agency Ranking