一种星座卫星一体化高速数据交互网络架构

    公开(公告)号:CN115441934A

    公开(公告)日:2022-12-06

    申请号:CN202211059102.1

    申请日:2022-08-31

    Abstract: 本发明涉及卫星电子系统技术领域,提供一种星座卫星一体化高速数据交互网络架构,其包括星间路由链路、星内单机设备、平台综合电子设备及SRIO交互网络系统,实现星间路由链路、星内单机设备、平台综合电子设备内各功能模块、单模块的不同芯片的连接与交互。本发明利用高效路由调度策略及数据交换网络实现了星内信息网络与星群网络兼容,形成了支持星座卫星信息共享的交互通道,解决了星内星间网络不兼容、总线类型复杂的问题。使用同一套SRIO网络实现了星间路由、星内设备、平台综合电子功能模块的信息互联,支持了整星电子系统及星座卫星在一张网下的信息共享,从星内网络管理拓展到了星座网络管理。

    多模式三机动态容错系统

    公开(公告)号:CN112131055A

    公开(公告)日:2020-12-25

    申请号:CN202010934012.7

    申请日:2020-09-08

    Abstract: 本发明公开一种多模式三机动态容错系统,包括CPU1和CPU1加断电控制电路、CPU2和CPU2加断电控制电路以及CPU3和CPU3加断电控制电路,CPU1、CPU2和CPU3与CPU1加断电控制电路、CPU2加断电控制电路和CPU3加断电控制电路之间交叉互联,三个CPU加断电控制电路结构相同,实现对相应的CPU加电和断电的控制;并对加断电控制电路的具体结构进行设计,采用完全对等的三冗余控制电路,无单点故障,可靠性高;而且三份系统通过特定的交叉互联实现三取二互控,提高设备安全性;灵活性高,支持自主切换,支持地面遥控;具有更高的实际应用价值。

    一种星座卫星一体化高速数据交互网络架构

    公开(公告)号:CN115441934B

    公开(公告)日:2024-06-14

    申请号:CN202211059102.1

    申请日:2022-08-31

    Abstract: 本发明涉及卫星电子系统技术领域,提供一种星座卫星一体化高速数据交互网络架构,其包括星间路由链路、星内单机设备、平台综合电子设备及SRIO交互网络系统,实现星间路由链路、星内单机设备、平台综合电子设备内各功能模块、单模块的不同芯片的连接与交互。本发明利用高效路由调度策略及数据交换网络实现了星内信息网络与星群网络兼容,形成了支持星座卫星信息共享的交互通道,解决了星内星间网络不兼容、总线类型复杂的问题。使用同一套SRIO网络实现了星间路由、星内设备、平台综合电子功能模块的信息互联,支持了整星电子系统及星座卫星在一张网下的信息共享,从星内网络管理拓展到了星座网络管理。

    一种通用的Nand Flash比特位反转纠错方法

    公开(公告)号:CN111061592A

    公开(公告)日:2020-04-24

    申请号:CN201911154937.3

    申请日:2019-11-22

    Abstract: 本发明公开一种通用的Nand Flash比特位反转纠错方法,包括以下步骤:(1)根据Nand Flash参数确定RS编码的各个参数;(2)使用确定参数的RS编码器对要写入Nand Flash的数据进行编码,形成有效信息码元与校验码元并将其写入NandFlash的相应存储空间;(3)使用确定参数的RS解码器对Nand Flash中存储的有效信息码元与校验码元进行纠检错。本发明通过扩展RS编码符号比特位,并将扩展的比特位填充固定数,在不影响RS纠错能力的基础上降低了RS编码校验字符冗余数,减少校验字符对Nand Flash存储容量的占用,降低了NAND-FLASH坏块管理的难度。

    多模式三机动态容错系统

    公开(公告)号:CN112131055B

    公开(公告)日:2023-11-14

    申请号:CN202010934012.7

    申请日:2020-09-08

    Abstract: 本发明公开一种多模式三机动态容错系统,包括CPU1和CPU1加断电控制电路、CPU2和CPU2加断电控制电路以及CPU3和CPU3加断电控制电路,CPU1、CPU2和CPU3与CPU1加断电控制电路、CPU2加断电控制电路和CPU3加断电控制电路之间交叉互联,三个CPU加断电控制电路结构相同,实现对相应的CPU加电和断电的控制;并对加断电控制电路的具体结构进行设计,采用完全对等的三冗余控制电路,无单点故障,可靠性高;而且三份系统通过特定的交叉互联实现三取二互控,提高设备安全性;灵活性高,支持自主切换,支持地面遥控;具有更高的实际应用价值。

    一种通用的Nand Flash比特位反转纠错方法

    公开(公告)号:CN111061592B

    公开(公告)日:2023-10-20

    申请号:CN201911154937.3

    申请日:2019-11-22

    Abstract: 本发明公开一种通用的Nand Flash比特位反转纠错方法,包括以下步骤:(1)根据Nand Flash参数确定RS编码的各个参数;(2)使用确定参数的RS编码器对要写入Nand Flash的数据进行编码,形成有效信息码元与校验码元并将其写入NandFlash的相应存储空间;(3)使用确定参数的RS解码器对Nand Flash中存储的有效信息码元与校验码元进行纠检错。本发明通过扩展RS编码符号比特位,并将扩展的比特位填充固定数,在不影响RS纠错能力的基础上降低了RS编码校验字符冗余数,减少校验字符对Nand Flash存储容量的占用,降低了NAND‑FLASH坏块管理的难度。

    一种基于异构SIP的具有自刷新功能的SRAM型FPGA重构系统及工作方法

    公开(公告)号:CN115292047A

    公开(公告)日:2022-11-04

    申请号:CN202210967284.6

    申请日:2022-08-12

    Abstract: 本发明提供一种基于异构SIP的具有自刷新功能的SRAM型FPGA重构系统及工作方法,包括:异构SIP芯片、程序存储器NOR FLASH、总线接口芯片;所述异构SIP芯片中集成有CPU、SRAM型FPGA以及数据存储器DDR,所述CPU用于对所述SRAM型FPGA进行刷新,以及用于接收星地通讯接口上传的重构指令和重构数据,并对所述SRAM型FPGA进行重构,所述SRAM型FPGA用于在轨功能重构,数据存储器DDR用于写入FPGA的配置比特流;所述程序存储器NOR FLASH用于存储CPU程序和FPGA的配置比特流;所述总线接口芯片用于将星地通讯接口上传的重构数据传输至CPU。本发明不需要额外增加外部器件即可完成SIP中SRAM型FPGA的刷新与重构,不仅减少了空间单粒子对FPGA工作的影响,满足空间可靠应用需求,而且大幅降低了成本,减少了体积、重量与功耗。

    基于三模冗余的外设控制方法及系统

    公开(公告)号:CN114328301A

    公开(公告)日:2022-04-12

    申请号:CN202111608306.1

    申请日:2021-12-22

    Abstract: 本发明提供了一种基于三模冗余的外设控制方法及系统,该系统包括:相同的三个计算机子系统和一个或多个系统外设,本发明采用三个计算机子系统获取外部关联设备的外部数据,三个计算机子系统根据外部数据分别进行计算得到三份计算数据,并对三份计算数据进行两两比对确定三个计算机子系统的计算数据是一致的,三个计算机子系统中的当班机通过冗余控制端口将控制数据传输至目标系统外设,并通过目标系统外设将控制数据传输至目标外部关联设备。本系统中不存在单点设备,且三个计算机子系统同步获取外部数据以保持一致性,方便三个计算机子系统随时切换,避免了现有系统中单点设备发生异常影响系统的正常工作,满足系统连续不间断工作的要求。

    一种卫星在轨任务智能规划系统
    10.
    发明公开

    公开(公告)号:CN117706978A

    公开(公告)日:2024-03-15

    申请号:CN202311555051.6

    申请日:2023-11-21

    Abstract: 本发明提供一种卫星在轨任务智能规划系统,包括:电源系统和任务规划处理系统,任务规划处理系统由管理模块、载荷数据预处理模块和智能处理模块组成;电源系统用于外部电源过流熔断保护、外部指令对本系统的开机/关机、工作状态遥测以及系统供电的一次转换,同时根据管理模块的控制实现各子系统加断电管理任务的执行;管理模块用于对电源系统、智能处理模块、载荷数据预处理模块进行实时监控,在系统出现故障后可及时产生复位或关机措施指令,从而保证整机可靠性管理;根据任务执行需求对设备资源进行动态管理;管理系统的参数更新和应用更新;载荷数据预处理模块,用于将载荷数据进行预处理,并将预处理后的载荷数据传输至智能处理模块进行进一步的数据处理;智能处理模块用于系统智能数据处理、态势感知信息生成以及自主任务规划。

Patent Agency Ranking