公开(公告)号：CN101335277A

公开(公告)日：2008-12-31

申请号：CN200810129553.1

申请日：2008-06-30

申请人： 恩益禧电子股份有限公司

发明人： 三谷仁

IPC分类号： H01L27/144 ,  H01L23/522 ,  G11C17/00

CPC分类号： H01L27/11206 ,  H01L23/552 ,  H01L27/10 ,  H01L27/105 ,  H01L27/1214 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种半导体集成电路装置包括：具有在其上形成PROM(22)的衬底(10)，其中，通过光的照射改变PROM(22)的数据存储状态，以及在与形成PROM(22)的衬底(10)的同一侧上形成的多层布线结构(70)。多层布线结构(70)包括透明区域(80)、屏蔽区域(30)以及PAD部件(60)。透明区域(80)在与形成PROM(22)的PROM区域(20)相对的位置上由透明材料形成，并且作为从多层布线结构(70)至PROM(22)的导光路径。屏蔽区域(30)由设置在透明区域(80)外围的数层中的屏蔽材料连续地形成。PAD部件(60)在与透明区域(80)相关的屏蔽区域(30)的外部形成，并且控制PROM(22)的存储状态。

公开(公告)号：CN101207118A

公开(公告)日：2008-06-25

申请号：CN200710160324.1

申请日：2007-12-19

申请人： 恩益禧电子股份有限公司

发明人： 三谷仁

IPC分类号： H01L27/02 ,  H01L23/60 ,  H01L23/525

CPC分类号： H01L23/5258 ,  H01L23/62 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： 提出了一种半导体芯片(1)，包括：至少一个熔丝元件(21)；在熔丝元件(21)上方形成的熔丝开口(17)；以及在熔丝开口(17)的底部部分(17a)下面形成的、并且在与熔丝元件(21)相同的层和熔丝元件(21)上方的层之一中形成的放电电极(31)。因此可以将由于在组装半导体芯片时产生的静电放电引起流动的电流通过放电电极(31)进行放电。结果，可以防止由于在组装半导体芯片时产生的静电放电引起流动的电流通过熔丝元件进行放电，从而可以解决在半导体芯片中发生功能失效的问题。