-
Patent Agency Ranking
公开(公告)号：CN117377309A
公开(公告)日：2024-01-09
申请号：CN202310824260.X
申请日：2023-07-06
Applicant: 意法半导体有限公司 , 意法半导体(克洛尔2)公司 , 意法半导体国际有限公司
Abstract: 本公开涉及具有静态随机存取存储器电路的绝缘体上硅半导体器件。在一个实施例中，半导体器件包括载体衬底，覆盖载体衬底的掩埋介电区，以及通过掩埋介电区与载体衬底分隔的半导体膜。NMOS晶体管和PMOS晶体管设置在半导体膜的表面并耦合在一起以形成静态随机存取存储器(SRAM)单元。NMOS晶体管和PMOS晶体管各自包括厚度大于3纳米的栅极介电层和半导体膜中的有源区。PMOS晶体管的有源区由硅锗合金形成。
-
公开(公告)号：CN220776394U
公开(公告)日：2024-04-12
申请号：CN202321763924.8
申请日：2023-07-06
Applicant: 意法半导体有限公司 , 意法半导体(克洛尔2)公司 , 意法半导体国际有限公司
IPC: H10B10/00 , H01L29/423 , H01L29/45 , H01L27/092
Abstract: 本公开涉及一种半导体器件。根据本公开的半导体器件，包括：载体衬底；掩埋介电区，覆盖载体衬底；半导体膜，通过掩埋介电区与载体衬底分隔；以及NMOS晶体管和PMOS晶体管，设置在半导体膜的表面处并且耦合在一起以形成静态随机存取存储器SRAM单元，NMOS晶体管和PMOS晶体管各自包括厚度大于3纳米的栅极介电层和半导体膜中的有源区。利用本公开的实施例有利地允许在NMOS和PMOS晶体管上独立地施加逆反向偏置。
-
公开(公告)号：CN113013168B
公开(公告)日：2025-03-18
申请号：CN202011501881.7
申请日：2020-12-18
Applicant: 意法半导体国际有限公司
Abstract: 实施例公开了具有小面积和高效纵横比的SRAM布局。一种存储器单元，包括一组有源区，该有源区与一组栅极区交叠以形成成对的交叉耦合反相器。第一有源区沿第一轴线延伸。第一栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第一晶体管。第二栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第二晶体管。第二有源区沿第二轴线延伸并与第一栅极区交叠，以形成该对交叉耦合反相器的第三晶体管。第四有源区沿第三轴线延伸并与栅极区交叠，以形成读取端口的晶体管。
-
公开(公告)号：CN113013168A
公开(公告)日：2021-06-22
申请号：CN202011501881.7
申请日：2020-12-18
Applicant: 意法半导体国际有限公司
Abstract: 实施例公开了具有小面积和高效纵横比的SRAM布局。一种存储器单元，包括一组有源区，该有源区与一组栅极区交叠以形成成对的交叉耦合反相器。第一有源区沿第一轴线延伸。第一栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第一晶体管。第二栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第二晶体管。第二有源区沿第二轴线延伸并与第一栅极区交叠，以形成该对交叉耦合反相器的第三晶体管。第四有源区沿第三轴线延伸并与栅极区交叠，以形成读取端口的晶体管。
-
公开(公告)号：CN215376932U
公开(公告)日：2021-12-31
申请号：CN202023063519.4
申请日：2020-12-18
Applicant: 意法半导体国际有限公司
IPC: G11C11/412 , G11C11/419 , H01L27/11
Abstract: 本公开涉及存储器单元和存储器单元阵列。实施例公开了具有小面积和高效纵横比的SRAM布局。一种存储器单元，包括一组有源区，该有源区与一组栅极区交叠以形成成对的交叉耦合反相器。第一有源区沿第一轴线延伸。第一栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第一晶体管。第二栅极区横向于第一有源区延伸并与第一有源区交叠，以形成该对交叉耦合反相器的第二晶体管。第二有源区沿第二轴线延伸并与第一栅极区交叠，以形成该对交叉耦合反相器的第三晶体管。第四有源区沿第三轴线延伸并与栅极区交叠，以形成读取端口的晶体管。
-
-
-
-
Search Results
5
records
(took 0.056 seconds)
