公开(公告)号：CN116775536A

公开(公告)日：2023-09-19

申请号：CN202310260392.4

申请日：2023-03-17

Applicant: 意法设计与应用股份有限公司 ,  意法半导体股份有限公司 ,  意法半导体应用有限公司

Inventor： F·伦尼格 ,  J·巴特尔 ,  L·贝兰 ,  M·唐蒂尼 ,  V·德沃拉克 ,  V·波利希 ,  M·桑扎 ,  C·特雷卡里基 ,  A·富里奥

IPC: G06F13/42 ,  G06F13/40 ,  G06F9/30

Abstract: 本公开涉及处理系统、相关集成电路、设备和方法。在一个实施例中，处理系统包括子电路，该子电路包括三态驱动器电路，其中该三态驱动器电路具有组合逻辑电路，该组合逻辑电路被配置为监测第一信号和第二信号的逻辑电平，并且根据第一信号和第二信号的逻辑电平选择性地激活以下开关状态之一：在第一开关状态中，通过闭合第一电子开关将传输端子连接到正电源端子，在第二开关状态中，通过闭合第二电子开关将传输端子连接到负电源端子，并且在第三开关状态中，通过断开第一电子开关和第二电子开关将传输端子置于高阻抗状态。