公开(公告)号：CN116301669B

公开(公告)日：2023-08-11

申请号：CN202310595683.9

申请日：2023-05-25

申请人： 成都凯天电子股份有限公司

发明人： 林萍 ,  聂坤宏 ,  王涛 ,  邓宗权 ,  陈杨文 ,  王腾莹 ,  何楷

IPC分类号： G06F3/06

摘要： 本发明提供了一种基于FPGA的高速存储系统分区方法及系统，属于通信技术领域，本发明基于FPGA来实现高速数据存储系统的并行处理，会更精准控制时序，存储速率也更快，可以解决由于嵌入式软件顺序实现在同步和转换的处理上带来较大的误差，而且控制较为繁琐；使用地面计算机通过读卡器对NVMe SSD盘进行系统分区信息的灵活配置，同时使用本发明在使用FPGA实现文件系统管理有效的解决了由于存储数据过快带来的处理带宽问题，本发明方法简单易实现，精度高，可在各种高速数据存储系统应用领域中使用。

公开(公告)号：CN118377730A

公开(公告)日：2024-07-23

申请号：CN202410822821.7

申请日：2024-06-25

申请人： 成都凯天电子股份有限公司

发明人： 刘豪 ,  林萍 ,  聂坤宏 ,  邓宗权 ,  王乾丞 ,  何楷 ,  胡青云 ,  郭朋飞

IPC分类号： G06F12/0811

摘要： 本发明公开了一种基于FPGA的多通道高速数据缓存系统及方法，系统包括依次连接的第一级前置缓存、第二级主缓存和第三级后置缓存；其中，第一级前置缓存用于对前级数据进行整理分包和时钟域转换，第二级主缓存用于将前级数据包按照不同的输入通道分块存储在不同的分区地址空间，第三级后置缓存用于从分区地址空间中读取数据，并将读取的数据按照后级的需求转换时钟域和接口时序。本发明利用FPGA逻辑代码实现多通道数据的读写仲裁，无需ARM软件参与，系统耦合性低，实时性更好，采用定量、定时和掉电三种条件触发读取第二级主缓存的操作，保证缓存内部数据能够被全部读出。

公开(公告)号：CN116301669A

公开(公告)日：2023-06-23

申请号：CN202310595683.9

申请日：2023-05-25

申请人： 成都凯天电子股份有限公司

发明人： 林萍 ,  聂坤宏 ,  王涛 ,  邓宗权 ,  陈杨文 ,  王腾莹 ,  何楷

IPC分类号： G06F3/06

摘要： 本发明提供了一种基于FPGA的高速存储系统分区方法及系统，属于通信技术领域，本发明基于FPGA来实现高速数据存储系统的并行处理，会更精准控制时序，存储速率也更快，可以解决由于嵌入式软件顺序实现在同步和转换的处理上带来较大的误差，而且控制较为繁琐；使用地面计算机通过读卡器对NVMe SSD盘进行系统分区信息的灵活配置，同时使用本发明在使用FPGA实现文件系统管理有效的解决了由于存储数据过快带来的处理带宽问题，本发明方法简单易实现，精度高，可在各种高速数据存储系统应用领域中使用。

公开(公告)号：CN118394394A

公开(公告)日：2024-07-26

申请号：CN202410851494.8

申请日：2024-06-28

申请人： 成都凯天电子股份有限公司

发明人： 胡青云 ,  邓勋 ,  郭朋飞 ,  林萍 ,  刘豪 ,  王乾丞 ,  胡雨婷 ,  李果村 ,  何楷 ,  石东昕

IPC分类号： G06F8/656

摘要： 本发明公开了一种FPGA配置项文件在线升级的方法，涉及FPGA配置项文件在线升级领域。该方法包括以下步骤：通过USB转串口连接器建立数据传输通道，以将上位机中的更新文件数据发送至FPGA；对更新文件数据进行串并转换以获取写入数据；选取接口配置模式以将写入数据写入至备份区和跳转执行代码区，对跳转执行代码区进行回读以获取读出数据；利用读出数据对写入数据进行校验；校验通过则对FPGA进行上电初始化配置并加载更新文件数据，校验不通过则回退至备份区加载备份数据以重新进行文件在线升级。本发明只占用FPGA部分逻辑资源，实现了对不同类型接口的配置FLASH芯片进行操作以及FPGA配置项的多区域在线更新加载。

公开(公告)号：CN114221659B

公开(公告)日：2022-05-24

申请号：CN202210159279.2

申请日：2022-02-22

申请人： 成都凯天电子股份有限公司

发明人： 林萍 ,  陈杨文 ,  马学胜 ,  聂坤宏 ,  王腾莹 ,  王飞 ,  雍尚东 ,  苏徐 ,  何楷 ,  周力杰

IPC分类号： H03M1/12 ,  H03K23/40

摘要： 本发明提供了一种提高低频频率信号转换精度的方法、系统及电子设备，属于通信技术领域。该方法包括：参数化设置低频频率信号转换时间周期；使用标准高频频率信号采样，生成新的低频频率信号F；找出所述低频频率信号F的上升沿，并按所述低频频率信号F的上升沿生成一个计数和采样开始的标志；生成开始采样时间的计数；保持计数时间与低频频率信号F转换时间周期一致，产生计数时间停止信号；按照所述计数时间停止信号，直至采样到下一个低频频率信号F的上升沿为止，产生作为停止计数的标志，停止低频频率信号F的计数和标准高频频率信号的计数，从而提高低频频率信号转换的精度。本发明解决了频率转换的异步处理问题。

公开(公告)号：CN114221659A

公开(公告)日：2022-03-22

申请号：CN202210159279.2

申请日：2022-02-22

申请人： 成都凯天电子股份有限公司

发明人： 林萍 ,  陈杨文 ,  马学胜 ,  聂坤宏 ,  王腾莹 ,  王飞 ,  雍尚东 ,  苏徐 ,  何楷 ,  周力杰

IPC分类号： H03M1/12 ,  H03K23/40

摘要： 本发明提供了一种提高低频频率信号转换精度的方法、系统及电子设备，属于通信技术领域。该方法包括：参数化设置低频频率信号转换时间周期；使用标准高频频率信号采样，生成新的低频频率信号F；找出所述低频频率信号F的上升沿，并按所述低频频率信号F的上升沿生成一个计数和采样开始的标志；生成开始采样时间的计数；保持计数时间与低频频率信号F转换时间周期一致，产生计数时间停止信号；按照所述计数时间停止信号，直至采样到下一个低频频率信号F的上升沿为止，产生作为停止计数的标志，停止低频频率信号F的计数和标准高频频率信号的计数，从而提高低频频率信号转换的精度。本发明解决了频率转换的异步处理问题。