-
公开(公告)号：CN116722924A
公开(公告)日：2023-09-08
申请号：CN202310883377.5
申请日：2023-07-18
申请人： 成都奥瑞科电子科技有限公司
IPC分类号： H04B10/40
摘要： 本发明公开了一种基于光电混合输入的光端机系统，由光电数据合成通道、光电数据恢复通道和FPGA构成，光电数据合成通道包括多个光信号接收通道、多个电信号接收通道和一个合成光信号输出通道，光电数据恢复通道包括多个光信号输出通道、多个电信号输出通道和一个合成光信号输入通道；光信号接收通道个数等于光信号输出通道个数，电信号接收通道个数等于电信号输出通道个数；光端机与光端机之间通过光纤进行连接。本发明具备光信号数据和电信号数据汇集的功能，具备将合成后的光信号数据恢复为光信号数据和电信号数据的功能，通过光电混合输入信号合成一路光信号，实现不改变光端机之间光传输介质的情况下，提高光端机的通信速度和带宽利用率的功能。
-
公开(公告)号：CN116150063A
公开(公告)日：2023-05-23
申请号：CN202211127344.X
申请日：2022-09-16
申请人： 成都奥瑞科电子科技有限公司
摘要： 本发明公开了一种基于ZYNQ的多类硬件的接口转换的方法，包括交换模块，与交换模块连接的外部CAN设备、外部ETH设备、外部RS422设备和外部LVDS设备；交换模块包括ZYNQ芯片，ZYNQ芯片包括PS模块和PL模块，PL模块用于进行LVDS接口和RS422接口数据收发和组包；PS模块用于进行ETH接口和CAN接口的数据收发、组包、数据包解析和路由，LVDS接口和RS422接口的数据包解析和路由；PS模块与PL模块之间通过AXI总线进行数据交互。本发明通过ZYNQ解析数据包内容，判断数据目的接口类型和接口号并且将数据输出，能够实现不同电子设备之间使用不同接口进行数据交互，在需要交互数据的电子设备较多的场景下，简化了硬件连线的复杂性。
-
公开(公告)号：CN117130957B
公开(公告)日：2024-08-02
申请号：CN202311114229.3
申请日：2023-08-31
申请人： 成都奥瑞科电子科技有限公司
摘要： 本发明公开了一种基于信号处理的多通道高速缓存系统及装置，涉及信号处理技术领域，解决了现有多路数据缓存的采集带宽和存储、处理带宽不匹配的问题，其技术方案要点是：设置FPGA硬件及其配套外围电路，FPGA内置系统对多通道数据分时复用解复用，实现一组数据总线传输多组数据线，以一块QDR芯片实现多通道数据的存取。通过FPGA内部系统对数据源的数据合并同步，数据总线拆分合并，有利于不同通道间的带宽匹配和硬件带宽利用率；系统的仲裁机制，实现了多通道数据通过一路通道传输，通过QDR数据总线的映射、切换和QDR地址总线的分区、映射、切换，提供了一种在单通道硬件接口实现多通道数据传输和缓存的一种实现方案。
-
公开(公告)号：CN115327891B
公开(公告)日：2024-05-24
申请号：CN202211127352.4
申请日：2022-09-16
申请人： 成都奥瑞科电子科技有限公司
IPC分类号： G05B11/42
摘要： 本发明公开了一种基于感算一体的电机驱动控制系统，包括感算一体单元、电机控制器和寄存器单元；将电机设备的电机状态量作为驱动控制的反馈环输入感算一体单元；感算一体单元完成反馈数据的处理计算，输出以下信号：(1)硬件中断信号，作为用户接口的异步通知信号传输给用户应用接口；(2)控制量信号，输入电机控制器，对电机设备运行状态进行控制；(3)电机状态信号，输入寄存器单元；寄存器单元分别与感算一体单元、电机控制器和用户应用接口相连。本发明使用感算一体单元代替以往的传感器、传感器处理单元、电机控制单元以及每个单元之间的互联信号，能够降低硬件成本，有利于功耗控制和设计简化。
-
公开(公告)号：CN118503172A
公开(公告)日：2024-08-16
申请号：CN202410622769.0
申请日：2024-05-20
申请人： 成都奥瑞科电子科技有限公司
摘要： 本发明公开了一种基于SRIO扩展外设接口的方法，包括DSP、FPGA，DSP和FPGA之间通过SRIO接口互联，FPGA扩展出RS422接口、SPI接口和CAN接口；FPGA由SRIO接口单元、寄存器单元、FIFO、协议处理单元、RS422控制器、SPI控制器、CAN控制器组成；寄存器单元和RS422控制器、SPI控制器、CAN控制器之间的控制信号直接相连，同时寄存器单元和RS422控制器、SPI控制器、CAN控制器之间的数据通道通过协议处理和FIFO间接连接。本发明的数据和控制信号通过SRIO传输，有利于系统设计的升级优化和功能扩展；协议解析和协议编码由FPGA完成，有利于提高系统的实时性。
-
公开(公告)号：CN116781166A
公开(公告)日：2023-09-19
申请号：CN202310610200.8
申请日：2023-05-26
申请人： 成都奥瑞科电子科技有限公司
摘要： 本发明公开了一种基于波分复用多路数据合并传输的光端机，采用波分复用/解复用技术将多根光纤的光信号合成一根光纤进行传输，可以很好的解决旋转结构间多类型、多通道信号传输问题；同时通过在单根光纤链路中串联光滑环，可以有效解决旋转结构间的信号传输问题；整个数据链路传输不使用软件进行打包解包处理，均使用硬件电路和光通信组件实现，可以有效降低传输链路中的高时延问题；采用Bit上报单元，完成本地光端机和对端光端机状态信息的收集、上报，能使用户能快速诊断通信故障。
-
公开(公告)号：CN116707384A
公开(公告)日：2023-09-05
申请号：CN202310766787.1
申请日：2023-06-27
申请人： 成都奥瑞科电子科技有限公司
摘要： 本发明公开了一种高可靠性的多通道伺服控制器，包括主控单元和多个从控单元，主控单元和从控单元分别通过信号隔离模块互联，从控单元通过电机驱动接口和电机连接；主控单元由微控制器A和分别与微控制器A相连的对外接口电路和从控通信接口组成；从控单元包括微控制器B、运放电路、采样电路和功率驱动电路；本发明通过主控加从控方式实现，所有电路由单个PCB电路板承载，可省略板间互联信号，可实现抗高过载、抗强振动、强冲击等可靠性指标；可实现小型化；可减少生产装配工序，可降低生产装配难度。同时，主控加从控的方法可以更方便的裁剪和增加伺服控制器的通道；主控和从控之间通过数字通信接口互联，增加系统的抗干扰能力。
-
公开(公告)号：CN116069359A
公开(公告)日：2023-05-05
申请号：CN202211704839.4
申请日：2022-12-29
申请人： 成都奥瑞科电子科技有限公司
IPC分类号： G06F8/65
摘要： 本发明公开了基于Cortex内核芯片的程序在线更新方法及设备，涉及芯片程序更新技术领域，解决了系统设计中没有预留专用程序更新升级接口时的Cortex内核单片机软件升级更新的问题，其技术方案要点是：包括中心服务器、业务数据通道和多个节点；所述中心服务器通过所述应用业务数据通道和各个所述节点相连，所述应用业务数据通道是指系统完成应用功能所需的数据传输通道；当进行程序更新时，中心服务器运行调度软件与各个节点通讯，将烧写文件经应用业务数据通道发送至节点，完成所述节点的程序在线更新；通过数据业务通道进行程序在线更新。
-
公开(公告)号：CN118631341A
公开(公告)日：2024-09-10
申请号：CN202410757475.9
申请日：2024-06-13
申请人： 成都奥瑞科电子科技有限公司
IPC分类号： H04B10/40 , H04B10/032 , H04L1/22 , H04L12/46 , H04L41/40 , H04L43/0811 , H04B10/075 , H04Q11/00
摘要： 本发明公开了一种基于以太网交换的光端机，包括两个FPGA、网络交换单元、光收发单元、网络接口单元和多个外部接口；所有外部接口通过FPGA1进行接口数据处理，FPGA1处理后将数据送到网络交换单元，网络交换单元引出一路高速接口到FPGA2；网络交换单元和FPGA1的所有通道物理接口为SGMII接口，网络交换单元和FPGA2的通道物理接口为XAUI接口，网络交换单元完成SGMII和XAUI接口的数据交换。本发明的光端机系统具备链路检测切换功能和对以太网传输的持续检测功能，当链路断开时能够根据帧序号对未完成传输的数据进行续传，具有冗余备份的特点，抗干扰性强。
-
公开(公告)号：CN117130957A
公开(公告)日：2023-11-28
申请号：CN202311114229.3
申请日：2023-08-31
申请人： 成都奥瑞科电子科技有限公司
摘要： 本发明公开了一种基于信号处理的多通道高速缓存系统及装置，涉及信号处理技术领域，解决了现有多路数据缓存的采集带宽和存储、处理带宽不匹配的问题，其技术方案要点是：设置FPGA硬件及其配套外围电路，FPGA内置系统对多通道数据分时复用解复用，实现一组数据总线传输多组数据线，以一块QDR芯片实现多通道数据的存取。通过FPGA内部系统对数据源的数据合并同步，数据总线拆分合并，有利于不同通道间的带宽匹配和硬件带宽利用率；系统的仲裁机制，实现了多通道数据通过一路通道传输，通过QDR数据总线的映射、切换和QDR地址总线的分区、映射、切换，提供了一种在单通道硬件接口实现多通道数据传输和缓存的一种实现方案。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.032 秒)