公开(公告)号：CN107464835A

公开(公告)日：2017-12-12

申请号：CN201710530888.3

申请日：2017-07-03

申请人： 成都迈斯派尔半导体有限公司 ,  全球能源互联网研究院有限公司 ,  国家电网公司 ,  国网山东省电力公司电力科学研究院

发明人： 杜文芳 ,  章文红 ,  蒲奎 ,  曾军 ,  穆罕默德·达尔维什 ,  王耀华 ,  刘江 ,  朱涛 ,  金锐 ,  温家良 ,  潘艳

IPC分类号： H01L29/06 ,  H01L29/739

CPC分类号： H01L29/0619 ,  H01L29/7395

摘要： 本发明提供了一种半导体功率器件及其终端结构，该终端结构包括：具有第一导电类型的半导体衬底；具有第一导电类型的第一半导体区，具有第二导电类型的第二半导体区，第一半导体区、第二半导体区位于半导体衬底的上表面中；槽体，位于半导体衬底的上表面中，槽体中填充介质；槽体的至少一部分被具有第二导电类型的第三半导体区包围。通过实施本发明，可在更短的距离内承受高电压，从而减小终端结构的面积，且包覆该槽体的半导体区可使半导体器件具有较高击穿电压，并且可以有效降低器件对界面电荷的敏感度。

公开(公告)号：CN107634008A

公开(公告)日：2018-01-26

申请号：CN201710552953.2

申请日：2017-07-07

申请人： 成都迈斯派尔半导体有限公司 ,  全球能源互联网研究院有限公司 ,  国家电网公司 ,  国网山东省电力公司电力科学研究院

发明人： 杜文芳 ,  蒲奎 ,  章文红 ,  曾军 ,  穆罕默德·达尔维什 ,  王耀华 ,  刘江 ,  朱涛 ,  金锐 ,  温家良 ,  潘艳

IPC分类号： H01L21/331 ,  H01L29/739 ,  H01L29/06

摘要： 本发明提供的高压功率器件的终端结构的制作方法，通过在氧化薄膜层的表面依次淀积硼磷硅玻璃层、氮化硅层和磷硅玻璃层，减小了在深槽刻蚀时所需的氧化薄膜层的厚度，有效缩短了制备周期，提高了产能。并且在向深槽表面涂覆填充材料之前，先对深槽表面进行软刻蚀，修补、平滑了深槽刻蚀后的粗糙表面，使表面平滑，而后在该表面上通过热生长形成第一氧化层后再将其完全刻蚀，以消除深槽表面的缺陷，接着通过热生长第二氧化层以形成缓冲层，减小填充材料与深槽表面的应力，以确保器件的实际的击穿电压值接近于设计值。

公开(公告)号：CN107634008B

公开(公告)日：2020-02-07

申请号：CN201710552953.2

申请日：2017-07-07

申请人： 成都迈斯派尔半导体有限公司 ,  全球能源互联网研究院有限公司 ,  国家电网有限公司 ,  国网山东省电力公司电力科学研究院

发明人： 杜文芳 ,  蒲奎 ,  章文红 ,  曾军 ,  穆罕默德·达尔维什 ,  王耀华 ,  刘江 ,  朱涛 ,  金锐 ,  温家良 ,  潘艳

IPC分类号： H01L21/331 ,  H01L29/739 ,  H01L29/06

摘要： 本发明提供的高压功率器件的终端结构的制作方法，通过在氧化薄膜层的表面依次淀积硼磷硅玻璃层、氮化硅层和磷硅玻璃层，减小了在深槽刻蚀时所需的氧化薄膜层的厚度，有效缩短了制备周期，提高了产能。并且在向深槽表面涂覆填充材料之前，先对深槽表面进行软刻蚀，修补、平滑了深槽刻蚀后的粗糙表面，使表面平滑，而后在该表面上通过热生长形成第一氧化层后再将其完全刻蚀，以消除深槽表面的缺陷，接着通过热生长第二氧化层以形成缓冲层，减小填充材料与深槽表面的应力，以确保器件的实际的击穿电压值接近于设计值。

公开(公告)号：CN109309079A

公开(公告)日：2019-02-05

申请号：CN201811086298.7

申请日：2018-09-18

申请人： 成都迈斯派尔半导体有限公司

发明人： 蒲奎 ,  杜文芳 ,  曾军 ,  穆罕默德·恩·达维希 ,  苏世宗

IPC分类号： H01L23/544 ,  H01L21/66

摘要： 本发明提供了一种半导体测试结构、制造方法及方块电阻测量方法，涉及半导体技术领域。通过在衬底上形成第一掺杂层和第二掺杂层，在第一掺杂层和第二掺杂层以外的衬底中制作形成第一电极，在第一掺杂层和第二掺杂层内形成第二电极，并在第一电极和第二电极之间形成第三电极。在进行方块电阻测量时，通过第一电极和第二电极施加测试电流，通过第三电极施加偏置电压，第三电极在适当偏压下将沟道反型，将第一掺杂层和第三掺杂层连通，根据不同掺杂层的导电类型，合理设置电流流向，使第一掺杂层与第二掺杂层之间PN结在测试中处于零偏或轻微反偏。第二掺杂层在测量中处于旁路状态，实现对第一掺杂层方块电阻独立测量，提高方块电阻测量精度。

公开(公告)号：CN109309079B

公开(公告)日：2020-05-05

申请号：CN201811086298.7

申请日：2018-09-18

申请人： 成都迈斯派尔半导体有限公司

发明人： 蒲奎 ,  杜文芳 ,  曾军 ,  穆罕默德·恩·达维希 ,  苏世宗

IPC分类号： H01L23/544 ,  H01L21/66

摘要： 本发明提供了一种半导体测试结构、制造方法及方块电阻测量方法，涉及半导体技术领域。通过在衬底上形成第一掺杂层和第二掺杂层，在第一掺杂层和第二掺杂层以外的衬底中制作形成第一电极，在第一掺杂层和第二掺杂层内形成第二电极，并在第一电极和第二电极之间形成第三电极。在进行方块电阻测量时，通过第一电极和第二电极施加测试电流，通过第三电极施加偏置电压，第三电极在适当偏压下将沟道反型，将第一掺杂层和第三掺杂层连通，根据不同掺杂层的导电类型，合理设置电流流向，使第一掺杂层与第二掺杂层之间PN结在测试中处于零偏或轻微反偏。第二掺杂层在测量中处于旁路状态，实现对第一掺杂层方块电阻独立测量，提高方块电阻测量精度。

公开(公告)号：CN109444551A

公开(公告)日：2019-03-08

申请号：CN201811051617.0

申请日：2018-09-10

申请人： 全球能源互联网研究院有限公司

发明人： 王耀华 ,  金锐 ,  赵哿 ,  和峰 ,  刘钺杨 ,  曾军 ,  蒲奎 ,  杜文芳 ,  潘艳 ,  吴军民

IPC分类号： G01R27/14

CPC分类号： G01R27/14

摘要： 本发明公开了一种半导体方块电阻的方法及电路，方法包括：在待测掺杂区域内形成至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；并在第一掺杂区域内形成第二掺杂区域，第二掺杂区域为第一导电类型；在半导体基板表面上设置至少两个激励电极，其中至少一个激励电极与第二掺杂区域对应；在半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极，隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘；通过两个激励电极施加激励电流、测试位于两个激励电极之间的待测掺杂区域之间的电压，获得待掺杂区域的方块电阻值。用以上方法进行方块电阻测试，能够测得较准确的方块电阻值。

公开(公告)号：CN109444551B

公开(公告)日：2020-09-15

申请号：CN201811051617.0

申请日：2018-09-10

申请人： 全球能源互联网研究院有限公司

发明人： 王耀华 ,  金锐 ,  赵哿 ,  和峰 ,  刘钺杨 ,  曾军 ,  蒲奎 ,  杜文芳 ,  潘艳 ,  吴军民

IPC分类号： G01R27/14

摘要： 本发明公开了一种半导体方块电阻的方法及电路，方法包括：在待测掺杂区域内形成至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；并在第一掺杂区域内形成第二掺杂区域，第二掺杂区域为第一导电类型；在半导体基板表面上设置至少两个激励电极，其中至少一个激励电极与第二掺杂区域对应；在半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极，隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘；通过两个激励电极施加激励电流、测试位于两个激励电极之间的待测掺杂区域之间的电压，获得待掺杂区域的方块电阻值。用以上方法进行方块电阻测试，能够测得较准确的方块电阻值。