-
公开(公告)号：CN108807542A
公开(公告)日：2018-11-13
申请号：CN201810544039.8
申请日：2018-05-28
申请人： 捷捷半导体有限公司 , 中国科学院微电子研究所
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
CPC分类号： H01L29/7802 , H01L29/0603 , H01L29/0684 , H01L29/66712
摘要： 本公开提供了一种GaN基垂直型功率晶体管器件及其制作方法；其中，所述GaN基垂直型功率晶体管器件，包括：N型GaN衬底；形成于N型GaN衬底上的N型GaN外延层；形成于N型GaN外延层上的Al(In，Ga)N背势垒层；形成于Al(In，Ga)N背势垒层上的薄势垒Al(In，Ga)N/GaN异质结构；形成于所述薄势垒Al(In，Ga)N/GaN异质结构上的钝化层以及栅极和源极，形成于N型GaN衬底上的漏极。本公开GaN基垂直型功率晶体管器件及其制作方法有效降低了GaN基垂直型功率晶体管的工艺难度，从而使其兼容常规GaN基横向器件的工艺，推动了GaN基垂直型功率晶体管在更高电流和功率转换中的应用。
-
公开(公告)号：CN115763250A
公开(公告)日：2023-03-07
申请号：CN202111035455.3
申请日：2021-09-03
申请人： 捷捷半导体有限公司 , 中国科学院微电子研究所
IPC分类号： H01L21/335 , H01L29/778
摘要： 本发明提供一种GaN基增强型功率晶体管的制备方法，包括：在衬底上依次制备(In，Ga)N缓冲层，Al(In，Ga)N薄势垒层，非掺杂(In，Ga)N盖帽层；刻蚀非栅极区域的非掺杂(In，Ga)N盖帽层，使得非栅极区域的Al(In，Ga)N薄势垒层暴露；在刻蚀完成的非掺杂(In，Ga)N盖帽层及暴露出的Al(In，Ga)N薄势垒层表面沉积钝化层；制作源极和漏极的欧姆接触；制作器件隔离；制作栅极金属。本发明对非掺杂(In，Ga)N盖帽层构成的异质结构全部或部分刻蚀，在栅极区域形成非掺杂(In，Ga)N盖帽层，结合盖帽层的反极化效应和薄势垒异质结构Al(In，Ga)N/(In，Ga)N的本征增强型特性实现高阈值GaN基增强型HEMT，有效避免了传统P型栅极GaN盖帽层制造工艺中存在的P型重掺杂和空穴注入不充分问题，显著提高了P型栅增强型HEMT的阈值稳定性。
-
公开(公告)号：CN108962976B
公开(公告)日：2024-10-11
申请号：CN201810706771.0
申请日：2018-06-29
申请人： 捷捷半导体有限公司 , 中国科学院微电子研究所
IPC分类号： H01L29/06 , H01L29/417 , H01L29/861 , H01L29/872 , H01L21/329 , H01L21/28 , B82Y40/00
摘要： 本公开提供了一种基于纳米沟道阵列的薄势垒GaN SBD器件及其制备方法；所述基于纳米沟道阵列的薄势垒GaN SBD器件，包括：衬底；形成于所述衬底上的薄势垒Al(In，Ga)N/GaN异质结构；形成于所述薄势垒Al(In，Ga)N/GaN异质结构非阳极区域上的SiNx电荷恢复层；形成于所述薄势垒Al(In，Ga)N/GaN异质结构阳极区域上的纳米沟道阵列结构；以及形成于所述SiNx电荷恢复层通孔中的阴极金属和形成于所述纳米沟道阵列结构上的阳极金属。本公开GaN SBD器件及其制备方法能够获得低开启电压、高正向电流密度和低反向漏电。
-
公开(公告)号：CN110491939A
公开(公告)日：2019-11-22
申请号：CN201910755947.6
申请日：2019-08-15
申请人： 捷捷半导体有限公司 , 中国科学院微电子研究所
IPC分类号： H01L29/778 , H01L21/335
摘要： 一种氮化镓电子器件的复合介质结构，包括：低界面态介质插入层和高击穿电场介质层，低界面态介质插入层，生长在氮化镓电子器件表面上，高击穿电场介质层，生长在低界面态介质插入层上。本公开还提供了一种复合介质结构的制备方法，包括：将氮化镓电子器件放置于机台中，将机台的温度调节至第一预设温度，功率调节至第一预设功率，使用等离子体清洁氮化镓电子器件的表面，将机台的温度调节至第二预设温度，功率调节至第二预设功率，在氮化镓电子器件的表面生长低界面态介质插入层，将机台的温度调节至第三预设温度，功率调节至第三预设功率，在低界面态介质插入层上生长高击穿电场介质层。本公开可有效解决氮化镓电子器件表面界面缺陷的问题。
-
公开(公告)号：CN108962976A
公开(公告)日：2018-12-07
申请号：CN201810706771.0
申请日：2018-06-29
申请人： 捷捷半导体有限公司 , 中国科学院微电子研究所
IPC分类号： H01L29/06 , H01L29/417 , H01L29/861 , H01L29/872 , H01L21/329 , H01L21/28 , B82Y40/00
CPC分类号： H01L29/872 , B82Y40/00 , H01L21/28 , H01L29/0665 , H01L29/0684 , H01L29/417 , H01L29/66128 , H01L29/66212 , H01L29/8611
摘要： 本公开提供了一种基于纳米沟道阵列的薄势垒GaN SBD器件及其制备方法；所述基于纳米沟道阵列的薄势垒GaN SBD器件，包括：衬底；形成于所述衬底上的薄势垒Al(In，Ga)N/GaN异质结构；形成于所述薄势垒Al(In，Ga)N/GaN异质结构非阳极区域上的SiNx电荷恢复层；形成于所述薄势垒Al(In，Ga)N/GaN异质结构阳极区域上的纳米沟道阵列结构；以及形成于所述SiNx电荷恢复层通孔中的阴极金属和形成于所述纳米沟道阵列结构上的阳极金属。本公开GaN SBD器件及其制备方法能够获得低开启电压、高正向电流密度和低反向漏电。
-
公开(公告)号：CN210467851U
公开(公告)日：2020-05-05
申请号：CN201921327428.1
申请日：2019-08-15
申请人： 捷捷半导体有限公司 , 中国科学院微电子研究所
IPC分类号： H01L29/778 , H01L21/335
摘要： 一种氮化镓电子器件的复合介质结构，包括：低界面态介质插入层(1)和高击穿电场介质层(2)，低界面态介质插入层(1)，生长在氮化镓电子器件上，高击穿电场介质层(2)，生长在低界面态介质插入层(1)上。本公开可有效解决氮化镓电子器件表面界面缺陷的问题。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN208873725U
公开(公告)日：2019-05-17
申请号：CN201821031401.3
申请日：2018-06-29
申请人： 捷捷半导体有限公司 , 中国科学院微电子研究所
IPC分类号： H01L29/06 , H01L29/417 , H01L29/861 , H01L29/872 , H01L21/329 , H01L21/28 , B82Y40/00
摘要： 本公开提供了一种基于纳米沟道阵列的薄势垒GaN SBD器件；所述基于纳米沟道阵列的薄势垒GaN SBD器件，包括：衬底；形成于所述衬底上的薄势垒Al(In，Ga)N/GaN异质结构；形成于所述薄势垒Al(In，Ga)N/GaN异质结构非阳极区域上的SiNx电荷恢复层；形成于所述薄势垒Al(In，Ga)N/GaN异质结构阳极区域上的纳米沟道阵列结构；以及形成于所述SiNx电荷恢复层通孔中的阴极金属和形成于所述纳米沟道阵列结构上的阳极金属。本公开GaN SBD器件能够获得低开启电压、高正向电流密度和低反向漏电。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN209119111U
公开(公告)日：2019-07-16
申请号：CN201820816541.5
申请日：2018-05-28
申请人： 捷捷半导体有限公司 , 中国科学院微电子研究所
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本公开提供了一种GaN基垂直型功率晶体管器件；其中，所述GaN基垂直型功率晶体管器件，包括：N型GaN衬底；形成于N型GaN衬底上的N型GaN外延层；形成于N型GaN外延层上的Al(In，Ga)N背势垒层；形成于Al(In，Ga)N背势垒层上的薄势垒Al(In,Ga)N/GaN异质结构；形成于所述薄势垒Al(In,Ga)N/GaN异质结构上的钝化层以及栅极和源极，形成于N型GaN衬底上的漏极。本公开GaN基垂直型功率晶体管器件有效降低了GaN基垂直型功率晶体管的工艺难度，从而使其兼容常规GaN基横向器件的工艺，推动了GaN基垂直型功率晶体管在更高电流和功率转换中的应用。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN110600466B
公开(公告)日：2024-07-19
申请号：CN201910811760.3
申请日：2019-09-03
申请人： 捷捷半导体有限公司
IPC分类号： H01L27/02
摘要： 本发明公开了一种基于可控硅原理的双向可编程过压保护器件，包含：N型衬底硅片；设置在N型衬底内部的P型穿通区；设置在第一、第二两穿通区之间的NPN三极管，包含背面深磷N+扩散区，N型衬底，P型基区，N+发射区，P+基极欧姆接触区；设置在第二、第三两穿通区之间的双向NPNPN可控硅，包含N型背面K区，P型背面短基区，N型长基区衬底，P型正面短基区，N型正面K区，所述P型背面短基区和P型正面短基区同时光刻及扩散形成，N型背面K区和N型正面K区同时光刻及扩散形成。本发明既可以实现双向可编程，双向过压防护，又可以实现更高的集成度、具有更简易的工艺、更小的芯片面积。
-
公开(公告)号：CN107086211B
公开(公告)日：2023-07-14
申请号：CN201710448783.3
申请日：2017-06-14
申请人： 捷捷半导体有限公司
摘要： 本发明公开了一种大通流斩波防雷器件，它包括两个带有半圆形固定孔的塑料外壳、两个铜电极、两个散热铜片、两个应力缓冲金属片和固体放电管芯片，固体放电管芯片的两面分别与两个应力缓冲金属片的内侧面焊接在一起，两个应力缓冲金属片的外侧面分别与两个散热铜片的内侧面焊接在一起，两个散热铜片的外侧面分别与两个铜电极的碟底面焊接在一起，两个铜电极是具有碟底、杯径、杯身的一件体，固体放电管芯片四周覆有软胶体灌封料层。本发明还公开了一种应用于大通流斩波防雷器件中铜电极的制造方法，该防雷器件机械结构简单，取代了同类产品需用螺栓固定冷压端子和防雷器件的安装方式，使安装过程更简单、安全可靠。
-
-
-
-
-
-
-
-
-
搜索结果
81 条记录 (耗时 0.069 秒)
