公开(公告)号：CN109346465A

公开(公告)日：2019-02-15

申请号：CN201811351628.0

申请日：2018-11-14

申请人： 合肥诺华微电子有限公司

发明人： 顾彦国

IPC分类号： H01L27/02 ,  H01L29/06 ,  H01L21/8232

CPC分类号： H01L27/0207 ,  H01L21/8232 ,  H01L27/0248 ,  H01L29/0603 ,  H01L29/0615

摘要： 本发明半导体防护器件技术领域，涉及一种低箝位保护器件结构及其制作方法，在第二导电类型外延层内设有将器件分割成三个区域的第一导电类型隔离结构；在第一区域内形成低电容二极管D1，第二区域内形成低电容二极管D2，第三区域内形成放电管TSS，在第一导电类型隔离结构内形成TVS稳压二极管Z1，TVS稳压二极管Z1与放电管TSS并联，且与二极管D2串联，且二极管D2的正极与TVS稳压二极管D1的负极连接，同时接I/O端，二极管Z1的正极与二极管D1的正极均接地；本发明通过增加放电管TSS结构，在不增加器件面积，和工艺成本的基础上，降低了箝位电压，增加了电流能力，进而提高高速数据传输通道端口的ESD能力，保证数据完整性，同时防止耗散功率过高导致烧毁。

公开(公告)号：CN109037345A

公开(公告)日：2018-12-18

申请号：CN201810840346.0

申请日：2018-07-27

申请人： 京东方科技集团股份有限公司 ,  合肥鑫晟光电科技有限公司

发明人： 苏同上 ,  王东方 ,  王庆贺 ,  闫梁臣

IPC分类号： H01L29/786 ,  H01L21/336 ,  H01L29/06 ,  H01L27/12

CPC分类号： H01L29/786 ,  H01L27/1214 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/66742

摘要： 本发明提供了薄膜晶体管及其制作方法、阵列基板以及显示装置。其中，薄膜晶体管的有源层包括沟道区、第一导体化区和第二导体化区，沟道区设置在第一导体化区和第二导体化区之间，其中，沟道区包括相对的第一边和第二边，第一边与第一导体化区的第三边相接触，第二边与第二导体化区的第四边相接触，且第一边的长度大于第三边的长度。发明人发现，该薄膜晶体管的结构简单、易于实现，良率较高，沟道区在沿第一边的方向上的宽度较均匀，使得薄膜晶体管的阈值电压较均匀，沟道区几乎不会出现导体化的现象。

公开(公告)号：CN109037336A

公开(公告)日：2018-12-18

申请号：CN201810631626.0

申请日：2018-06-19

申请人： 上海艾为电子技术股份有限公司

发明人： 王云松

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10

CPC分类号： H01L29/7838 ,  H01L29/0603 ,  H01L29/0638 ,  H01L29/1087

摘要： 本申请实施例提供了一种nmos器件及包括nmos器件的芯片，其中，nmos器件包括：衬底、形成在所述衬底上的P型阱、将所述P型阱与所述衬底隔离的隔离环、形成在所述P型阱中的源极区域和漏极区域、以及形成在所述源极区域和漏极区域之间的栅极结构，其中，所述p型阱与所述源极区域连接，所述源极区域与所述隔离环连接，通过所述p型阱与所述源极区域连接，所述源极区域与所述隔离环连接，可以避免隔离环与nmos之间形成寄生三极管，进而避免由于寄生三极管导致的芯片出错的问题。

公开(公告)号：CN105632998B

公开(公告)日：2018-11-16

申请号：CN201510262447.0

申请日：2015-05-21

申请人： 联发科技股份有限公司

发明人： 黄柏狮 ,  庄健晖 ,  洪建州

IPC分类号： H01L21/761

CPC分类号： H01L29/0603 ,  H01L29/0657 ,  H01L29/0688 ,  H01L29/36 ,  H01L29/45 ,  H01L29/7436

摘要： 本发明提供了一种包括基板的半导体装置。该基板包括：第一类型的阱；第二类型的第一掺杂区，设于该第一类型的阱中；第二类型的阱，与该第一类型的阱邻近；以及第一类型的第一掺杂区，掺杂在该第二类型的阱中。其中，该基板不包括设于该第二类型的第一掺杂区、该第一类型的阱、该第二类型的阱以及该第一类型的第一掺杂区形成的电流路径中的隔离材料。采用本发明，可以减少半导体装置的放电时间。

公开(公告)号：CN108807533A

公开(公告)日：2018-11-13

申请号：CN201710292879.5

申请日：2017-04-28

申请人： 世界先进积体电路股份有限公司

发明人： 王琮玄 ,  陈侃升 ,  吴信霖 ,  周永隆 ,  魏云洲 ,  李家豪 ,  廖志成

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7833 ,  H01L29/0603 ,  H01L29/0638 ,  H01L29/66492 ,  H01L29/6659

摘要： 本发明公开了一种半导体装置及其形成方法，装置包括设置于半导体基板上的栅极结构、设置于上述栅极结构侧壁上的侧壁间隔物、形成于上述栅极结构两侧的半导体基板中的轻掺杂源极/漏极区、形成于上述侧壁间隔物两侧的半导体基板中的源极/漏极区、形成于上述栅极结构下的半导体基板中且邻近于上述轻掺杂源极/漏极区的晕状植入(halo implant)区、形成于上述栅极结构下的半导体基板中且位于上述轻掺杂源极/漏极区及晕状植入区之间的反向掺杂区(counter‑doping region)。上述反向掺杂区的掺杂浓度低于晕状植入区的掺杂浓度。

公开(公告)号：CN108615760A

公开(公告)日：2018-10-02

申请号：CN201611128870.2

申请日：2016-12-09

申请人： 清华大学

发明人： 王敬 ,  陈文捷 ,  郭磊 ,  梁仁荣

IPC分类号： H01L29/772 ,  H01L29/06 ,  H01L29/423

CPC分类号： H01L29/772 ,  H01L29/06 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/42316

摘要： 本发明公开了一种光调制的场效应晶体管和集成电路，其中该光调制的场效应晶体管包括：半导体层；源区和漏区，所述源区设置在所述半导体层之中或所述半导体层之上，所述漏区设置在所述半导体层之中或所述半导体层之上；形成在所述半导体之上的栅结构；形成在所述栅结构之上的发光结构，其中，所述发光结构至少部分覆盖所述栅结构，所述发光结构用于产生光子以激发所述半导体层中的电子-空穴对。本发明的光调制的场效应晶体管和集成电路，将发光结构设置在栅结构之上，在不影响器件关态电流的前提下，利用光照极大地改善器件的导通电流。

公开(公告)号：CN108198860A

公开(公告)日：2018-06-22

申请号：CN201711482322.4

申请日：2017-12-29

申请人： 深圳市金誉半导体有限公司

发明人： 梅小杰 ,  李龙 ,  杨东 ,  邹荣涛 ,  杜永琴

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7802 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/66712

摘要： 一种垂直双扩散场效应晶体管包括N型衬底、N型外延区、形成于N型外延区表面的第一、第二P型体区、位于第一P型体区表面的两个第一N型注入区、位于第二P型体区表面的两个第二N型注入区、位于N型外延区表面的第三N型注入区、位于两个第一N型注入区之间的第一P型注入区、位于两个第二N型注入区之间的第二P型注入区、依次形成于N型外延区、第一及第二P型体区、第一、第二N型注入区上的栅氧化层与多晶硅层、形成于多晶硅层上、第一、第二及第三N型注入区上的介质层、贯穿介质层且对应第一N型注入区与第一P型注入区的第一通孔、贯穿介质层且对应第二N型注入区与第二P型注入区的第二通孔。

公开(公告)号：CN108022974A

公开(公告)日：2018-05-11

申请号：CN201610925635.1

申请日：2016-10-30

申请人： 朱江

发明人： 朱江

IPC分类号： H01L29/78 ,  H01L29/06

CPC分类号： H01L29/78 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/7839

摘要： 本发明在肖特基半导体装置内设置半导体放电管，以此将过压保护装置与肖特基结并联，改善肖特基结反向可靠性，同时，通过半导体放电管在反向偏压下的电场分布，将峰值电场引入肖特基结漂移区中，降低肖特基结的导通电阻；本发明设置半导体放电管在器件正向偏压下为截止状态，不在正向导通时引入少子，因此本发明的半导体装置保持肖特基结快速开关特性。

公开(公告)号：CN107958906A

公开(公告)日：2018-04-24

申请号：CN201710952010.9

申请日：2017-10-13

申请人： 富士电机株式会社

发明人： 内藤达也

IPC分类号： H01L27/07 ,  H01L29/06

CPC分类号： H01L29/1087 ,  H01L27/0716 ,  H01L27/0727 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/8613 ,  H01L29/0603

摘要： 在二极管部中，存在于芯片的上表面侧设置有P+型的接触区的情况。在该P+型的接触区的整个下部设置有N+型的阴极区的情况下，存在从芯片的下表面向上表面流通的电流集中到该接触区的一部分的问题。本发明提供一种半导体装置，其具备半导体基板、设置于半导体基板的晶体管部、以及与晶体管部相邻地设置于半导体基板的二极管部，二极管部具有第二导电型的阳极区、第一导电型的漂移区、第一导电型的阴极区、沿着预定的排列方向排列的多个虚设沟槽部、沿着多个虚设沟槽部的与排列方向不同的延伸方向设置的接触部、以及设置于延伸方向的接触部的外侧的端部的正下方的下表面侧半导体区。

公开(公告)号：CN104011869B

公开(公告)日：2018-04-03

申请号：CN201180075742.5

申请日：2011-12-23

申请人： 英特尔公司

发明人： W·拉赫马迪 ,  V·H·勒 ,  R·皮拉里塞泰 ,  J·T·卡瓦列罗斯 ,  R·S·周 ,  H·W·肯内尔

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/1083 ,  B82Y10/00 ,  H01L21/28255 ,  H01L29/0603 ,  H01L29/0607 ,  H01L29/0673 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/66431 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/7781 ,  H01L29/7849 ,  H01L29/785 ,  H01L29/7853 ,  H01L29/78603 ,  H01L29/78684 ,  H01L29/78696

摘要： 描述了具有带有下面的扩散阻挡层的锗有源层的半导体器件。例如，半导体器件包括设置在衬底上的栅极电极堆叠体。锗有源层设置在衬底上，在栅极电极堆叠体下。扩散阻挡层设置在衬底的上方，在锗有源层的下方。结漏抑制层设置在衬底的上方，在扩散阻挡层的下方。源极和漏极区域设置在结漏抑制层的上方，位于栅极电极堆叠体的任一侧上。