一种安全启动方法及装置、电子设备和存储介质

    公开(公告)号:CN114880048B

    公开(公告)日:2022-11-29

    申请号:CN202210797155.7

    申请日:2022-07-08

    IPC分类号: G06F9/445 G06F21/44 H04L9/32

    摘要: 本公开涉及一种安全启动方法及装置、电子设备和存储介质,方法包括:启动一级程序后,加载一级程序的可信链中的一级安全凭证,一级程序的可信链中的一级安全凭证中包括第一算法描述,第一算法描述用于指示第一密码算法、第一哈希算法、第一公钥和第一签名;获取用于安全启动二级程序的第一可信根密钥;基于第一可信根密钥、第一密码算法、第一签名以及第一哈希算法,对第一公钥进行验证;在第一公钥验证成功的情况下,基于第一公钥以及一级程序的可信链中的最后一级安全凭证中的签名,对二级程序的镜像文件进行验证;在二级程序的镜像文件验证成功的情况下,启动二级程序。本公开实施例可在安全启动过程中进行安全性高且灵活性高的验证。

    硬件的管理方法、适配器、主机及存储介质

    公开(公告)号:CN114968877B

    公开(公告)日:2022-11-25

    申请号:CN202210914583.3

    申请日:2022-08-01

    IPC分类号: G06F13/38 G06F9/4401

    摘要: 本公开涉及一种硬件的管理方法、适配器、主机及存储介质,所述管理方法包括:通过所述控制系统,获取所述硬件在闪存中对应的硬件信息;其中,所述硬件信息用以确定所述硬件中的寄存器的配置参数;通过所述控制系统,根据所述硬件信息,配置所述硬件中的寄存器。本公开实施例可节省OpROM占用闪存的大小。而由于OpROM在闪存中的存储位置是固定的,上述硬件信息可存储于闪存中OpROM之前的地址空间,以减少闪存被无效占用的空间,进而提高了闪存中运行的各个固件的性能,有利于提升适配器的整体性能。

    固件升级方法和固件升级装置
    5.
    发明公开

    公开(公告)号:CN115113905A

    公开(公告)日:2022-09-27

    申请号:CN202211037919.9

    申请日:2022-08-29

    IPC分类号: G06F8/65 G06F11/14

    摘要: 本发明公开了一种固件升级方法和固件升级装置,涉及数据通信技术领域。所述固件升级方法包括:在根据第一升级命令执行的固件升级失败的情况下,根据下层发送的上报消息确定系统中能够正常运行的最高层级;向下层中的所述最高层级以下的一个层级发送与所述一个层级对应的第二升级命令。由此,能够根据固件升级失败后设备所处的异常场景采用对应的异常处理策略恢复固件或继续升级,从而减少在采用相同方式再次升级时可能出现的升级失败的情况,也能够在升级失败导致设备死机时,提供恢复固件或继续升级的手段。

    处理器、数据读写方法、装置和存储介质

    公开(公告)号:CN115061972A

    公开(公告)日:2022-09-16

    申请号:CN202210794058.2

    申请日:2022-07-05

    摘要: 本公开涉及一种处理器、数据读写方法、装置和存储介质。该处理器与主存连接,包括一个或多个缓存模块、一个或多个计算模块,缓存模块和计算模块通过总线连接,一个缓存模块中包括一个或多个第一缓存子模块和一个第二缓存子模块,计算模块用于:生成针对缓存模块的操作请求;缓存模块用于:在操作请求为读数据请求的情况下,响应于读数据请求,从第一缓存子模块、第二缓存子模块、主存、写数据请求的一种中读取读数据请求对应的第一目标数据;在操作请求为写数据请求的情况下,响应于写数据请求,向第二缓存子模块中写入写数据请求对应的第二目标数据。由此,可以降低总线的复杂度,使得处理器访问缓存的时延减小,同时提高了读写请求的吞吐量。

    固件的管理方法、闪存、主机及存储介质

    公开(公告)号:CN114995893A

    公开(公告)日:2022-09-02

    申请号:CN202210914594.1

    申请日:2022-08-01

    摘要: 本公开涉及一种固件的管理方法、闪存、主机及存储介质,所述方法包括:获取针对待操作固件的操作指令;根据所述操作指令,确定所述待操作固件对应的分区信息;根据所述待操作固件对应的固件信息,对所述待操作固件执行所述操作指令中的操作内容。本公开实施例可通过获取闪存中固件对应的分区信息的方式,使得闪存可基于该分区信息,确定待操作固件的固件信息,进而实现了闪存可兼容不同开发环境的固件。此外,在包括有上述闪存的适配器连接至主机的情况下,主机也可通过上述分区信息访问待操作固件,进而实现了主机可兼容不同开发环境下的固件。

    图形处理器管理方法、装置和存储介质

    公开(公告)号:CN114968862A

    公开(公告)日:2022-08-30

    申请号:CN202210914585.2

    申请日:2022-08-01

    摘要: 本公开涉及一种图形处理器管理方法、装置和存储介质。该方法包括:管理设备获取向图形处理器GPU请求读取和/或写入数据的第一消息,将第一消息发送给GPU,GPU获取管理设备发送的第一消息,响应于第一消息,执行相应的读取和/或写入数据操作,生成第二消息,GPU将第二消息发送给管理设备,管理设备接收GPU返回的第二消息,其中,第一消息和第二消息包括用于指示消息中是否包括智能平台管理接口IPMI消息的信息。根据本申请实施例,可以实现GPU与管理设备的带外或带内管理通信的过程,该过程不依赖于硬件实现,相对于现有的带外管理方式节约了成本,同时管理过程中的消息能够兼容IPMI协议格式,更加灵活。

    处理器、数据读写方法、装置和存储介质

    公开(公告)号:CN115061972B

    公开(公告)日:2023-10-13

    申请号:CN202210794058.2

    申请日:2022-07-05

    摘要: 本公开涉及一种处理器、数据读写方法、装置和存储介质。该处理器与主存连接,包括一个或多个缓存模块、一个或多个计算模块,缓存模块和计算模块通过总线连接,一个缓存模块中包括一个或多个第一缓存子模块和一个第二缓存子模块,计算模块用于:生成针对缓存模块的操作请求;缓存模块用于:在操作请求为读数据请求的情况下,响应于读数据请求,从第一缓存子模块、第二缓存子模块、主存、写数据请求的一种中读取读数据请求对应的第一目标数据;在操作请求为写数据请求的情况下,响应于写数据请求,向第二缓存子模块中写入写数据请求对应的第二目标数据。由此,可以降低总线的复杂度,使得处理器访问缓存的时延减小,同时提高了读写请求的吞吐量。

    混洗电路和方法、以及芯片和集成电路装置

    公开(公告)号:CN115061731B

    公开(公告)日:2023-05-23

    申请号:CN202210717989.2

    申请日:2022-06-23

    IPC分类号: G06F9/38 G06F15/80

    摘要: 本公开提供了一种混洗电路,其包括控制电路、输入选择器、混洗器和输出选择器,其中控制电路被配置成:根据混洗器能并行处理的线程的最大数量k,将m个线程分成n个线程组,各线程组包括k个线程,以及生成数据对应信息,将该数据对应信息发送给输入选择器和输出选择器,其中,该数据对应信息限定了每一个线程组的结果数据分别从哪一个或哪几个线程组的操作数据中获得,其中,k、m、n都是大于或等于1的整数。控制电路可基于SIMD模式生成数据对应信息,也可基于结果数据索引标志和操作数据索引标志生成数据对应信息。本公开还提供了可用于该混洗电路的数据混洗方法,以及还涉及包括该混洗电路的芯片和包括该芯片的集成电路装置。