-
公开(公告)号：CN118448449B
公开(公告)日：2024-11-19
申请号：CN202410907227.8
申请日：2024-07-08
Applicant: 无锡商甲半导体有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明提供一种高可靠性IGBT器件终端结构及其制造方法，IGBT器件终端结构包括：在终端保护区，第一导电类型衬底中设有第一类分压环沟槽、第二类分压环沟槽和截止环沟槽；第一导电类型衬底顶部设有第一类第二导电类型阱区；第一类分压环沟槽和第二类分压环沟槽下方均设有第二类第二导电类型阱区；第二类第二导电类型阱区的掺杂浓度小于第一类第二导电类型阱区的掺杂浓度；第一类分压环沟槽中设有分立的第一场板多晶硅和第二场板多晶硅；第二类分压环沟槽中设有分立的第三场板多晶硅和第四场板多晶硅；第一类场板金属分布在第一类分压环沟槽背离有源区的一侧；第二类场板金属分布在第二类分压环沟槽背离有源区的一侧；能够提升耐压可靠性。
-
公开(公告)号：CN118486738B
公开(公告)日：2024-11-19
申请号：CN202410944302.8
申请日：2024-07-15
Applicant: 无锡商甲半导体有限公司
IPC: H01L29/786 , H01L27/02 , H01L21/336
Abstract: 本发明提供一种提高静电能力的功率半导体器件及制造方法；在器件的ESD保护区，第一导电类型外延层上部设有第二导电类型阱区；第二类沟槽自第一主面伸入第二导电类型阱区之下；在第二类沟槽中设有ESD多晶硅；所述ESD多晶硅的两端为同一导电类型的多晶硅，自ESD多晶硅的两端向中间交替布设第一导电类型多晶硅和第二导电类型多晶硅，形成至少两组级联的第一导电类型多晶硅‑第二导电类型多晶硅‑第一导电类型多晶硅结构；在第三类绝缘介质层上设有源极金属和栅极金属；源极金属通过第三类接触孔接触ESD多晶硅一端的第一导电类型多晶硅，栅极金属通过第四类接触孔接触ESD多晶硅另一端的第一导电类型多晶硅。本申请可降低制造成本和光刻难度。
-
Patent Agency Ranking
公开(公告)号：CN118448449A
公开(公告)日：2024-08-06
申请号：CN202410907227.8
申请日：2024-07-08
Applicant: 无锡商甲半导体有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明提供一种高可靠性IGBT器件终端结构及其制造方法，IGBT器件终端结构包括：在终端保护区，第一导电类型衬底中设有第一类分压环沟槽、第二类分压环沟槽和截止环沟槽；第一导电类型衬底顶部设有第一类第二导电类型阱区；第一类分压环沟槽和第二类分压环沟槽下方均设有第二类第二导电类型阱区；第二类第二导电类型阱区的掺杂浓度小于第一类第二导电类型阱区的掺杂浓度；第一类分压环沟槽中设有分立的第一场板多晶硅和第二场板多晶硅；第二类分压环沟槽中设有分立的第三场板多晶硅和第四场板多晶硅；第一类场板金属分布在第一类分压环沟槽背离有源区的一侧；第二类场板金属分布在第二类分压环沟槽背离有源区的一侧；能够提升耐压可靠性。
-
公开(公告)号：CN118486736B
公开(公告)日：2024-11-19
申请号：CN202410944301.3
申请日：2024-07-15
Applicant: 无锡商甲半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种高可靠性屏蔽栅半导体功率器件的终端结构及其制造方法，在终端保护区，第一导电类型外延层中设有多胞胎分压环沟槽结构和截止环沟槽；多胞胎分压环沟槽结构包括多个相靠的分压环沟槽；各分压环沟槽的下部侧壁和底部，以及相邻分压环沟槽之间均设有第一类绝缘介质层；各分压环沟槽的中间设有第二类场板多晶硅；相邻分压环沟槽中的第二类场板多晶硅之间通过第一类绝缘介质层绝缘；各分压环沟槽中顶部侧壁和各第二类场板多晶硅顶部表面设有栅极氧化层；在分压环沟槽中第二类场板多晶硅顶部两侧设有第三类场板多晶硅；本发明能够在提高器件耐压可靠性的同时，降低制造成本。
-
公开(公告)号：CN118486738A
公开(公告)日：2024-08-13
申请号：CN202410944302.8
申请日：2024-07-15
Applicant: 无锡商甲半导体有限公司
IPC: H01L29/786 , H01L27/02 , H01L21/336
Abstract: 本发明提供一种提高静电能力的功率半导体器件及制造方法；在器件的ESD保护区，第一导电类型外延层上部设有第二导电类型阱区；第二类沟槽自第一主面伸入第二导电类型阱区之下；在第二类沟槽中设有ESD多晶硅；所述ESD多晶硅的两端为同一导电类型的多晶硅，自ESD多晶硅的两端向中间交替布设第一导电类型多晶硅和第二导电类型多晶硅，形成至少两组级联的第一导电类型多晶硅‑第二导电类型多晶硅‑第一导电类型多晶硅结构；在第三类绝缘介质层上设有源极金属和栅极金属；源极金属通过第三类接触孔接触ESD多晶硅一端的第一导电类型多晶硅，栅极金属通过第四类接触孔接触ESD多晶硅另一端的第一导电类型多晶硅。本申请可降低制造成本和光刻难度。
-
公开(公告)号：CN118486736A
公开(公告)日：2024-08-13
申请号：CN202410944301.3
申请日：2024-07-15
Applicant: 无锡商甲半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种高可靠性屏蔽栅半导体功率器件的终端结构及其制造方法，在终端保护区，第一导电类型外延层中设有多胞胎分压环沟槽结构和截止环沟槽；多胞胎分压环沟槽结构包括多个相靠的分压环沟槽；各分压环沟槽的下部侧壁和底部，以及相邻分压环沟槽之间均设有第一类绝缘介质层；各分压环沟槽的中间设有第二类场板多晶硅；相邻分压环沟槽中的第二类场板多晶硅之间通过第一类绝缘介质层绝缘；各分压环沟槽中顶部侧壁和各第二类场板多晶硅顶部表面设有栅极氧化层；在分压环沟槽中第二类场板多晶硅顶部两侧设有第三类场板多晶硅；本发明能够在提高器件耐压可靠性的同时，降低制造成本。
-
公开(公告)号：CN118448450A
公开(公告)日：2024-08-06
申请号：CN202410907230.X
申请日：2024-07-08
Applicant: 无锡商甲半导体有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明提供一种低功耗半导体功率器件及其制作方法，所述低功耗半导体功率器件包括：第一导电类型衬底，第一导电类型衬底包括第一主面和第二主面；第一主面和第二主面之间包括第一导电类型漂移区；在第一导电类型衬底中设有单胞沟槽；相邻单胞沟槽之间的第一导电类型衬底顶部自下而上设有第一类第二导电类型阱区和第一导电类型注入层，第一类第二导电类型阱区位于第一导电类型漂移区上方；单胞沟槽的内壁设有栅极氧化层；在单胞沟槽内设有分立的第一栅极多晶硅和第二栅极多晶硅；在单胞沟槽正下方设有第二类第二导电类型阱区；绝缘介质层填充单胞沟槽中分立的第一栅极多晶硅和第二栅极多晶硅之间的空间；本发明能够降低导通压降、提升短路性能。
-
-
-
-
-
-
Search Results
7
records
(took 0.02 seconds)
