布线电路基板的制造方法

    公开(公告)号:CN101562946B

    公开(公告)日:2013-10-16

    申请号:CN200910132825.8

    申请日:2009-04-17

    Inventor: 竹村敬史

    Abstract: 一种布线电路基板的制造方法,包括:准备绝缘层的工序;将导体薄膜形成于绝缘层的上表面及侧端面的工序;用光致抗蚀膜覆盖形成于绝缘层的上表面及侧端面的导体薄膜的工序;配置光掩模,使其将形成于绝缘层的上表面的导体薄膜的形成端部及导体层的部分遮光,将覆盖形成于绝缘层的上表面的导体薄膜的光致抗蚀膜从上方通过光掩模曝光的工序;将覆盖形成于绝缘层的侧端面的导体薄膜的光致抗蚀膜从下方曝光的工序;去除光致抗蚀膜的未曝光部分,将曝光部分形成为图案,形成抗镀膜的工序;在从抗镀膜露出的导体薄膜上,在形成于绝缘层的上表面的导体薄膜的端部形成端部导体层,同时在形成于绝缘层的上表面的导体薄膜形成导体层的工序;去除抗镀膜的工序;以及去除被抗镀膜覆盖的导体薄膜的工序。

    布线电路基板的制造方法

    公开(公告)号:CN101511149A

    公开(公告)日:2009-08-19

    申请号:CN200910004096.8

    申请日:2009-02-11

    Inventor: 竹村敬史

    Abstract: 本发明提供一种布线电路基板的制造方法,包括:准备包含金属支持层与绝缘层的2层基材的工序;利用光致抗蚀剂覆盖绝缘层的上表面、绝缘层及金属支持层的侧端面的覆盖工序;配置光掩模,使其将在上表面形成端部及导体层的部分遮光,将覆盖上表面的光致抗蚀剂从上方通过光掩模曝光的工序;将覆盖侧端面的光致抗蚀剂从下方曝光的工序;去除光致抗蚀剂的未曝光部分,将曝光部分形成为图案,形成镀敷抗蚀膜的工序;以及形成端部导体层与导体层的工序。

    布线电路基板的制造方法

    公开(公告)号:CN101562946A

    公开(公告)日:2009-10-21

    申请号:CN200910132825.8

    申请日:2009-04-17

    Inventor: 竹村敬史

    Abstract: 一种布线电路基板的制造方法,包括:准备绝缘层的工序;将导体薄膜形成于绝缘层的上表面及侧端面的工序;用光致抗蚀膜覆盖形成于绝缘层的上表面及侧端面的导体薄膜的工序;配置光掩模,使其将形成于绝缘层的上表面的导体薄膜的形成端部及导体层的部分遮光,将覆盖形成于绝缘层的上表面的导体薄膜的光致抗蚀膜从上方通过光掩模曝光的工序;将覆盖形成于绝缘层的侧端面的导体薄膜的光致抗蚀膜从下方曝光的工序;去除光致抗蚀膜的未曝光部分,将曝光部分形成为图案,形成抗镀膜的工序;在从抗镀膜露出的导体薄膜上,在形成于绝缘层的上表面的导体薄膜的端部形成端部导体层,同时在形成于绝缘层的上表面的导体薄膜形成导体层的工序;去除抗镀膜的工序;以及去除被抗镀膜覆盖的导体薄膜的工序。

Patent Agency Ranking