公开(公告)号：CN115966543A

公开(公告)日：2023-04-14

申请号：CN202110599640.9

申请日：2021-05-31

Applicant: 日月光半导体制造股份有限公司

Inventor： 徐安萱 ,  洪筠净 ,  林咏胜 ,  府玠辰

IPC: H01L23/498 ,  H01L21/48 ,  H01L23/48

Abstract: 本公开涉及半导体装置及其制造方法、半导体封装装置。该半导体装置包括：基板；至少两个第一导电件，位于基板的第一区域，其中，至少两个第一导电件对应于至少两种不同的高度；绝缘材，设置于相邻的第一导电件之间。在本公开的半导体装置及其制造方法、半导体封装装置中，通过在基板上设置对应于至少两种不同的高度的至少两个第一导电件，能够在相对设置的两个半导体装置之间，利用较低的第一导电件之间的空间形成无电镀液的流动通道，从而在减小微流道宽度的同时保证微流道的空间大小，有利于提高混合接合的接合效果，进而提高产品良率。

公开(公告)号：CN119447067A

公开(公告)日：2025-02-14

申请号：CN202410801934.9

申请日：2024-06-20

Applicant: 日月光半导体制造股份有限公司

Inventor： 江俊纬 ,  林咏胜 ,  林仪婷 ,  谢秉宏 ,  许志渊

IPC: H01L23/482 ,  H01L23/48 ,  H01L23/485 ,  H01L23/49

Abstract: 提供一种接合结构。所述接合结构包含晶种层和导电结构。所述导电结构包含在所述晶种层上面的通孔部分和从所述通孔部分突出的多个导线。

公开(公告)号：CN114446912A

公开(公告)日：2022-05-06

申请号：CN202111304400.8

申请日：2021-11-05

Applicant: 日月光半导体制造股份有限公司

Inventor： 林咏胜 ,  洪筠净 ,  徐安萱 ,  赖仲航

IPC: H01L23/488 ,  H01L21/60

Abstract: 一种半导体封装包含第一衬底、第一流通道和第二流通道。所述第一流通道在所述第一衬底上。所述第二流通道在所述第一衬底上且与所述第一流通道成流体连通。所述第二流通道与所述第一流通道的入口和出口间隔开。所述第一流通道和所述第二流通道构成所述第一衬底的结合区。

公开(公告)号：CN113345849A

公开(公告)日：2021-09-03

申请号：CN202011208697.3

申请日：2020-11-03

Applicant: 日月光半导体制造股份有限公司

Inventor： 洪筠净 ,  林咏胜 ,  高金利

IPC: H01L23/31 ,  H01L23/16 ,  H01L21/56

Abstract: 本公开提供了一种半导体封装，所述半导体封装包含：第一衬底，所述第一衬底具有第一主动表面和从所述第一主动表面凹入的第一沟槽；第二衬底，所述第二衬底具有面向所述第一沟槽的第二沟槽；以及路径空腔，所述路径空腔由所述第一沟槽和所述第二沟槽限定。所述第一沟槽包括第一金属凸出部和第一绝缘凸出部。还公开了一种用于制造本文所述的半导体封装的方法。

公开(公告)号：CN112530891A

公开(公告)日：2021-03-19

申请号：CN201911284154.7

申请日：2019-12-13

Applicant: 日月光半导体制造股份有限公司

Inventor： 林咏胜 ,  高金利 ,  方绪南

IPC: H01L23/488 ,  H01L21/60

Abstract: 本公开提供了一种半导体封装结构，所述半导体封装结构包含：半导体管芯表面，所述半导体管芯表面具有较窄间距区域和与所述较窄间距区域相邻的较宽间距区域；多个第一类型导电柱，所述第一类型导电柱位于所述较窄间距区域中，所述第一类型导电柱中的每个第一类型导电柱具有铜‑铜界面；以及多个第二类型导电柱，所述第二类型导电柱位于所述较宽间距区域中，所述第二类型导电柱中的每个第二类型导电柱具有铜‑焊料界面。还公开了一种用于制造本文所述的半导体封装结构的方法。

公开(公告)号：CN115249677A

公开(公告)日：2022-10-28

申请号：CN202110461055.2

申请日：2021-04-27

Applicant: 日月光半导体制造股份有限公司

Inventor： 林咏胜 ,  洪筠净 ,  凃顺财 ,  高金利

IPC: H01L23/488

Abstract: 本发明公开了一种半导体结构及其形成方法。半导体结构包括：第一载板，具有位于第一表面上的第一导电柱；第二载板，具有与第一表面相对的第二表面，第二表面上具有第二导电柱；其中，第一导电柱的部分侧壁与第二导电柱的部分侧壁相对，并且通过化镀层与第二导电柱的部分侧壁接合，第一导电柱具有远离第一载板的第一端面，第一端面上的化镀层与第二载板的第二表面之间具有第一间隔。

公开(公告)号：CN113725105A

公开(公告)日：2021-11-30

申请号：CN202110973883.4

申请日：2021-08-24

Applicant: 日月光半导体制造股份有限公司

Inventor： 林咏胜 ,  高金利 ,  洪志斌

IPC: H01L21/60

Abstract: 本公开提供了半导体封装装置及其制造方法，通过取消现有技术中一个焊盘上的焊垫，即只形成焊盘不形成焊垫，并通过利用上层结构的焊垫直接对接下层焊盘的正面或者侧面，下层结构的焊垫直接对接上层焊盘的正面或者侧面，即上下两个焊垫的位置采用交错式设计，进而留出更多的空间以实现扩大相邻两电连接件之间的空间，避免桥接。

公开(公告)号：CN221150003U

公开(公告)日：2024-06-14

申请号：CN202322601264.X

申请日：2023-09-25

Applicant: 日月光半导体制造股份有限公司

Inventor： 江俊纬 ,  林咏胜 ,  洪筠净

IPC: H01L23/492

Abstract: 本申请的实施例公开了一种封装结构，该封装结构包括：第一焊盘，包括本体部以及围绕本体部的边缘部；导电接合层，导电接合层在第一焊盘上，连接本体部并且与边缘部间隔开；第二焊盘，位于导电接合层上，与导电接合层直接接合，其中，围绕导电接合层的第一介电层与围绕第二焊盘的第二介电层直接接合。本实用新型提供的封装结构至少能够实现导电接合层与第二焊盘的良好接合，例如二者之间没有空隙或裂缝。

公开(公告)号：CN219286402U

公开(公告)日：2023-06-30

申请号：CN202223398247.2

申请日：2022-12-19

Applicant: 日月光半导体制造股份有限公司

Inventor： 江俊纬 ,  洪筠净 ,  林咏胜 ,  许志渊

IPC: H01L23/498 ,  H01L21/60

Abstract: 本申请公开了一种封装结构，该封装结构包括：第一衬底，包括第一焊盘和容纳第一焊盘的第一绝缘层；第二衬底，包括位于第一焊盘下方的第二焊盘和容纳第二焊盘的第二绝缘层，其中，第一绝缘层接触第二绝缘层；补偿层，位于第一焊盘与第二焊盘之间，补偿层的配置为使第一焊盘与第二焊盘接合的第一接合温度在第一绝缘层的玻璃化温度点之上且在第一焊盘与第二焊盘的第二接合温度之下。上述技术方案至少能够解决现有的接合制程条件严苛导致良率下降的问题。

公开(公告)号：CN217507310U

公开(公告)日：2022-09-27

申请号：CN202221053863.1

申请日：2022-05-05

Applicant: 日月光半导体制造股份有限公司

Inventor： 林咏胜 ,  谢秉宏 ,  高金利 ,  涂顺财

IPC: H01L23/482 ,  H01L23/485 ,  H01L21/60

Abstract: 一种半导体封装装置，包括第一电子元件和第二电子元件，第一电子元件的第一对接面与第二电子元件的第二对接面结合，且第一对接面的第一导电垫与第二对接面的第二导电垫直接键合，其中第一导电垫的宽度往第二导电垫方向渐缩，第二导电垫的宽度往第一导电垫的方向渐增。第一导电垫的宽度往第二导电垫方向渐缩，意味着第一对接面是在一载板上形成的，通过使用具有较为平坦表面的载板，可以使第一对接面相对较为平坦，从而不需要CMP平坦化制程。通过省掉CMP，可以解决因CMP所导致的诸多问题，有利于降低制程成本，避免对接表面产生空洞，避免导电垫产生碟形缺陷，提高导电垫之间的结合力，从而提高HBI制程的良率和产品的可靠性。