公开(公告)号：CN118231364A

公开(公告)日：2024-06-21

申请号：CN202311732808.4

申请日：2023-12-15

Applicant: 日月光半导体制造股份有限公司

Inventor： 施旭强 ,  孔政渊 ,  林弘毅 ,  谢孟伟 ,  黄茜楣 ,  林仪婷 ,  杨盛文

IPC: H01L23/482 ,  H01L23/485 ,  H01L23/48 ,  H01L21/60

Abstract: 本公开提供一种电子装置及其制造方法。所述电子装置包含第一再分布结构和第一包封物。所述第一包封物支撑所述第一再分布结构且经配置以充当第一加强件以提供第二再分布结构。所述再分布结构具有安置在所述第一再分布结构上方的多个导电层。

公开(公告)号：CN113948490A

公开(公告)日：2022-01-18

申请号：CN202111171845.3

申请日：2021-10-08

Applicant: 日月光半导体制造股份有限公司

Inventor： 黄茜楣 ,  林仪婷

IPC: H01L23/498 ,  H01L21/48

Abstract: 本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：基板，表面设置有导电柱；介电层，位于基板上，导电柱被介电层包覆，介电层上设置有导电孔，导电孔位于导电柱上方并且与导电柱电连接，介电层的厚度大于导电孔的开口宽度，导电孔的厚度小于或者等于导电孔的开口宽度。该半导体封装装置能够在避免制作细长孔(例如厚度大于开口宽度的孔)的同时实现介电层两侧的电连接，有利于通过增大介电层的厚度提高防电性干扰的能力，同时保证产品良率。

公开(公告)号：CN112054006A

公开(公告)日：2020-12-08

申请号：CN201910927126.6

申请日：2019-09-27

Applicant: 日月光半导体制造股份有限公司

Inventor： 黄茜楣 ,  王仕宇 ,  林仪婷 ,  黄文宏 ,  苏育贤 ,  李志成 ,  田兴国

IPC: H01L23/498 ,  H01L23/485 ,  H01L21/48 ,  H01L21/60 ,  H01L25/16

Abstract: 一种半导体设备封装包含第一导电结构、应力缓冲层和第二导电结构。所述第一导电结构包含衬底、嵌入于所述衬底中的至少一个第一电子组件，和安置在所述衬底上并电连接到所述第一电子组件的第一电路层。所述第一电路层包含导电布线图案。所述应力缓冲层安置在所述衬底上。所述第一电路层的所述导电布线图案延伸穿过所述应力缓冲层。所述第二导电结构安置在所述应力缓冲层和所述第一电路层上。

公开(公告)号：CN119447067A

公开(公告)日：2025-02-14

申请号：CN202410801934.9

申请日：2024-06-20

Applicant: 日月光半导体制造股份有限公司

Inventor： 江俊纬 ,  林咏胜 ,  林仪婷 ,  谢秉宏 ,  许志渊

IPC: H01L23/482 ,  H01L23/48 ,  H01L23/485 ,  H01L23/49

Abstract: 提供一种接合结构。所述接合结构包含晶种层和导电结构。所述导电结构包含在所述晶种层上面的通孔部分和从所述通孔部分突出的多个导线。

公开(公告)号：CN112435996A

公开(公告)日：2021-03-02

申请号：CN202011073612.5

申请日：2020-10-09

Applicant: 日月光半导体制造股份有限公司

Inventor： 黄文宏 ,  林仪婷

IPC: H01L25/07 ,  H01L23/498 ,  H01L23/31 ,  H01L21/56

Abstract: 本公开提供了半导体封装装置及其制造方法。通过将原本在晶片端形成的重布线层或者在基板端形成的重布线层分成两部分，一部分形成在基板端，一部分形成晶片端，即分成两条工作线去做，进而，半导体封装装置可以实现包括但不限于以下技术效果：第一，通过在基板端和芯片端分别形成重布线层，实现了5到7纳米制程的芯片与基板的连接。第二，通过采用重布线层，相对于2.5D和3D封装，降低了制程成本。第三，通过在基板端和芯片端分别形成重布线层，相对于只在基板单端或者只在晶片单端形成重布线层，可以提高整体良率。

公开(公告)号：CN220914220U

公开(公告)日：2024-05-07

申请号：CN202322375002.6

申请日：2023-09-01

Applicant: 日月光半导体制造股份有限公司

Inventor： 黄茜楣 ,  林仪婷 ,  杨盛文

IPC: H01L23/498

Abstract: 本申请的一些实施例提供了一种封装结构，其特征在于，包括：导线组件，包括介电层，介电层具有第一表面以及与第一表面相对的第二表面；焊盘，由介电层的第二表面处的开口暴露；焊盘增厚层，设置在开口内；导电通孔，设置在焊盘增厚层上；以及焊球，设置在焊盘下方。本申请提供的封装结构提高了其结构稳定性。

公开(公告)号：CN220106511U

公开(公告)日：2023-11-28

申请号：CN202320272271.7

申请日：2023-02-21

Applicant: 日月光半导体制造股份有限公司

Inventor： 许志渊 ,  杨盛文 ,  林仪婷

IPC: H01L23/488

Abstract: 本申请公开了一种接合结构，该接合结构包括：焊盘；接合层，位于焊盘上方；缓冲层，位于焊盘与接合层之间，其中，接合层延伸于缓冲层的外侧壁以电连接焊盘。上述技术方案，通过在接合层与焊盘之间设置缓冲层，至少可以使接合时施加的接合力得到缓冲，使接合成功率增加。

公开(公告)号：CN217182178U

公开(公告)日：2022-08-12

申请号：CN202220700639.0

申请日：2022-03-28

Applicant: 日月光半导体制造股份有限公司

Inventor： 黄茜楣 ,  林仪婷

IPC: H01L23/49 ,  H01L23/485

Abstract: 本公开提出了一种半导体封装装置，包括导线结构，导线结构包括焊垫、介电层和RDL，焊垫包括第一层焊垫及其上方的第二层焊垫，介电层覆盖焊垫并具有暴露第二层焊垫上表面的开孔，RDL位于介电层上方且电连接焊垫。本公开通过采用两层结构的焊垫，有助于降低介电层的地形起伏，确保后续制程良率；并且，两层结构的焊垫可以保证足够的总厚度，有助于减缓介电层开孔上方RDL的凹陷状况，同时确保焊垫不会发生结构断裂。