功率半导体器件及其制造方法

    公开(公告)号:CN108321191B

    公开(公告)日:2024-07-19

    申请号:CN201711450430.3

    申请日:2017-12-27

    摘要: 本申请公开了功率半导体器件及其制造方法。所述方法包括:在半导体衬底的第一表面形成正面结构,所述正面结构包括阱区和发射区,所述发射区位于所述阱区中;从所述半导体衬底的第二表面对所述半导体衬底进行减薄,所述第二表面与所述第一表面彼此相对;对所述半导体衬底的第二表面进行激光处理;以及在所述半导体衬底的第二表面形成缓冲区和集电区,所述集电区从所述第二表面延伸至与所述缓冲区邻接。该方法在形成缓冲区之前,对半导体衬底的第二表面进行激光处理,从而减小随后形成的缓冲区中的含氧量,进一步减小缺陷密度,从而提高击穿电压和减小漏电流,以及降低器件成本。

    逆导型绝缘栅双极型晶体管及其制造方法

    公开(公告)号:CN112768447A

    公开(公告)日:2021-05-07

    申请号:CN202110029852.3

    申请日:2021-01-11

    IPC分类号: H01L27/07 H01L21/8222

    摘要: 公开了一种逆导型绝缘栅双极型晶体管及其制造方法,逆导型绝缘栅双极型晶体管包括:绝缘栅双极型晶体管区和至少一个快速恢复二极管区,至少一个快速恢复二极管区设置在绝缘栅双极型晶体管区中,绝缘栅双极型晶体管区包围至少一个快速恢复二极管区;至少一个缓冲区,至少一个缓冲区与至少一个快速恢复二极管区对应设置,分别位于至少一个快速恢复二极管区和绝缘栅双极型晶体管区之间,至少一个缓冲区分别包围至少一个快速恢复二极管区。本发明实施例的逆导型绝缘栅双极型晶体管减少了快速恢复二极管区对相邻绝缘栅双极型晶体管区的动态参数的影响,减小了栅极电阻,降低了器件的开关损耗,提高了器件的可靠性。

    逆导型绝缘栅双极型晶体管

    公开(公告)号:CN214797420U

    公开(公告)日:2021-11-19

    申请号:CN202120057990.8

    申请日:2021-01-11

    IPC分类号: H01L27/07 H01L21/8222

    摘要: 公开了一种逆导型绝缘栅双极型晶体管,逆导型绝缘栅双极型晶体管包括:绝缘栅双极型晶体管区和至少一个快速恢复二极管区,至少一个快速恢复二极管区设置在绝缘栅双极型晶体管区中,绝缘栅双极型晶体管区包围至少一个快速恢复二极管区;至少一个缓冲区,至少一个缓冲区与至少一个快速恢复二极管区对应设置,分别位于至少一个快速恢复二极管区和绝缘栅双极型晶体管区之间,所述至少一个缓冲区分别包围至少一个快速恢复二极管区。本实用新型实施例的逆导型绝缘栅双极型晶体管减少了快速恢复二极管区对相邻绝缘栅双极型晶体管区的动态参数的影响,减小了栅极电阻,降低了器件的开关损耗,提高了器件的可靠性。

    功率半导体器件及其制造方法
    5.
    发明公开

    公开(公告)号:CN113054011A

    公开(公告)日:2021-06-29

    申请号:CN202110181777.2

    申请日:2021-02-09

    摘要: 本申请公开了一种功率半导体器件及其制造方法,该功率半导体器件具有相邻的元胞区与终端区,功率半导体器件包括:半导体层,具有相对的第一表面与第二表面;多个沟槽结构,位于元胞区,每个沟槽结构沿半导体层的厚度方向延伸;分压环,位于终端区,分压环围绕元胞区;以及第一掺杂区,自终端区的部分分压环向元胞区延伸,与元胞区内的部分沟槽结构的底部接触,第一掺杂区部分位于分压环暴露的台面下方,部分位于元胞区内的部分沟槽结构的底部,第一掺杂区的掺杂浓度大于分压环的掺杂浓度,通过设置第一掺杂区,减少因电场作用产生的碰撞离化电荷对沟槽结构底部的冲击,提高了器件的二次雪崩耐量。

    功率半导体器件及其制造方法

    公开(公告)号:CN113054011B

    公开(公告)日:2023-06-20

    申请号:CN202110181777.2

    申请日:2021-02-09

    摘要: 本申请公开了一种功率半导体器件及其制造方法,该功率半导体器件具有相邻的元胞区与终端区,功率半导体器件包括:半导体层,具有相对的第一表面与第二表面;多个沟槽结构,位于元胞区,每个沟槽结构沿半导体层的厚度方向延伸;分压环,位于终端区,分压环围绕元胞区;以及第一掺杂区,自终端区的部分分压环向元胞区延伸,与元胞区内的部分沟槽结构的底部接触,第一掺杂区部分位于分压环暴露的台面下方,部分位于元胞区内的部分沟槽结构的底部,第一掺杂区的掺杂浓度大于分压环的掺杂浓度,通过设置第一掺杂区,减少因电场作用产生的碰撞离化电荷对沟槽结构底部的冲击,提高了器件的二次雪崩耐量。

    半导体衬底及其减薄方法

    公开(公告)号:CN105161522B

    公开(公告)日:2019-03-26

    申请号:CN201510628167.7

    申请日:2015-09-28

    摘要: 本发明提供了一种半导体衬底及其减薄方法,该减薄方法包括:提供一正面形成有器件结构的半导体衬底;在半导体衬底的正面的边缘形成开口区;将半导体衬底的正面与一衬片贴合;将半导体衬底的背面减薄,减薄后的半导体衬底的厚度小于或等于开口区的深度;将减薄后的半导体衬底与衬片分离。本发明在半导体衬底的正面的边缘形成开口区,减薄后的半导体衬底的厚度小于或等于开口区的深度,如此,即便半导体衬底与衬片之间存在尺寸差距或者贴片过程发生对准误差,开口区环绕的半导体衬底的中心区域也不会受影响,可避免减薄后的半导体衬底的边沿出现缺口、裂缝、崩边等异常。

    功率半导体器件及其制造方法

    公开(公告)号:CN107910270A

    公开(公告)日:2018-04-13

    申请号:CN201711148753.7

    申请日:2017-11-17

    摘要: 本申请公开了功率半导体器件及其制造方法。该方法包括:在半导体衬底中形成多个沟槽;在第一沟槽和第二沟槽中形成分裂栅结构;在第三沟槽中形成屏蔽布线;在所述半导体衬底中体区;在所述体区中形成源区;以及形成分别与所述源区、源极导体和屏蔽布线电连接的源极电极、栅极电极和屏蔽电极,其中,所述屏蔽布线与所述屏蔽导体电连接,并且所述屏蔽布线包括填充所述第三沟槽的第一部分以及在所述半导体衬底表面横向延伸的第二部分,所述第二部分用于重布线。该方法利用独立引出电极的屏蔽布线改善电荷平衡效果,并且将屏蔽布线用于重布线以提高器件良率和可靠性。

    IGBT器件及其制造方法
    9.
    发明授权

    公开(公告)号:CN104637996B

    公开(公告)日:2017-12-19

    申请号:CN201510098038.1

    申请日:2015-03-05

    摘要: 本发明提供一种IGBT器件及其制造方法,所述IGBT器件具有空穴通路结构,所述IGBT器件的发射区与所述IGBT器件的发射极金属电极之间串联有发射区镇流电阻。本发明的IGBT器件能够同时改善空穴电流和电子电流,提高常温与高温环境下IGBT器件的抗闩锁能力和短路能力。另外,本发明还提供了该IGBT器件的制造方法。

    快恢复二极管及其制造方法
    10.
    发明公开

    公开(公告)号:CN106876438A

    公开(公告)日:2017-06-20

    申请号:CN201710054942.1

    申请日:2017-01-24

    摘要: 本申请公开了快恢复二极管及其制造方法。所述快恢复二极管包括:阴极,所述阴极包括场截止层和与所述场截止层接触的第一接触区;阴极;位于所述阴极上的漂移区;位于所述漂移区上的缓冲层;位于所述缓冲层中的阳极;从所述阳极经由所述缓冲层延伸至所述漂移区的至少一个沟槽;位于所述至少一个沟槽侧壁上的栅介质层;以及填充所述至少一个沟槽的栅导体层。该快恢复二极管采用缓冲层和从阳极经由缓冲层延伸至阴极的沟槽结构改善EMI兼容特性。