公开(公告)号：CN100477228C

公开(公告)日：2009-04-08

申请号：CN200510009421.1

申请日：2005-02-08

Applicant: 松下电器产业株式会社

Inventor： 柴田义行

IPC: H01L27/108 ,  H01L27/10 ,  H01L27/092 ,  H01L23/52 ,  H01L21/28 ,  H01L21/8234 ,  H01L21/8242

CPC classification number: H01L27/10894 ,  H01L27/10852 ,  H01L27/10861 ,  H01L28/91

Abstract: 本发明公开了一种半导体装置及其制造方法。本发明的目的在于：对于将CMOS逻辑部和用途各异的多个DRAM部都放在同一个半导体衬底上的DRAM混载装置，使其能够在确保良好的信号保持特性的同时，实现低耗电量及高速的性能。使构成动作速度较快的第1DRAM部102的存储单元的容量，大于构成动作速度较慢的第2DRAM部103的存储单元的容量。

公开(公告)号：CN1519944A

公开(公告)日：2004-08-11

申请号：CN200310124836.4

申请日：2003-12-31

Applicant: 松下电器产业株式会社

Inventor： 柴田义行

IPC: H01L27/108 ,  H01L21/8242 ,  H01L21/8234

CPC classification number: H01L27/10894 ,  H01L27/1085 ,  H01L27/10852 ,  H01L28/84 ,  H01L28/90 ,  Y10S257/906

Abstract: 一种半导体装置及其制造方法，通过使构成要求高速的信号处理的第1DRAM部(102)的存储单元所具有的电容比构成要求充分的信号保持特性的第2DRAM部(103)的存储单元所具有的电容小来使存储单元的电荷蓄积特性实现最佳化。此外，使通过用栓来连接DRAM部的电容元件与半导体衬底而产生的电阻实现最佳化。解决了在现有的DRAM混合装载系统LSI芯片中，即使是在芯片上安装了多个DRAM部的情况，也由同一结构的单元电容器构成了全部的DRAM部，因此存在难以兼顾需要高速地存取的DRAM部和需要充分的信号保持特性的DRAM部的问题。

公开(公告)号：CN1979870A

公开(公告)日：2007-06-13

申请号：CN200610151362.6

申请日：2006-09-07

Applicant: 松下电器产业株式会社

Inventor： 大塚隆史 ,  中林隆 ,  柴田义行

IPC: H01L27/108 ,  H01L27/102 ,  H01L27/10 ,  H01L27/00 ,  H01L21/8242 ,  H01L21/8222 ,  H01L21/82 ,  H01L21/02 ,  H01L21/00

CPC classification number: H01L28/75 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/0228 ,  H01L21/31641 ,  H01L21/31645

Abstract: 本发明的目的在于，提供一种具有可以抑制漏电流且可以维持高相对介电常数的MIM电容器的半导体装置及其制造方法。下部电极(16)中与电容绝缘膜(17)相接的上层是通过例如MOCVD法成膜的非晶质氮化钛膜(16B)。若在下部电极(16)上通过例如ALD法成膜作为电容绝缘膜(17)的HfOx膜，则由于基底是非晶质的氮化钛膜(16B)，所以，膜不会继承基底的结晶性而成膜为非晶质的电介质膜。

公开(公告)号：CN1314123C

公开(公告)日：2007-05-02

申请号：CN200310124836.4

申请日：2003-12-31

Applicant: 松下电器产业株式会社

Inventor： 柴田义行

IPC: H01L27/108 ,  H01L21/8242 ,  H01L21/8234

CPC classification number: H01L27/10894 ,  H01L27/1085 ,  H01L27/10852 ,  H01L28/84 ,  H01L28/90 ,  Y10S257/906

Abstract: 一种半导体装置及其制造方法，通过使构成要求高速的信号处理的第1DRAM部(102)的存储单元所具有的电容比构成要求充分的信号保持特性的第2DRAM部(103)的存储单元所具有的电容小来使存储单元的电荷蓄积特性实现最佳化。此外，使通过用栓来连接DRAM部的电容元件与半导体衬底而产生的电阻实现最佳化。解决了在现有的DRAM混合装载系统LSI芯片中，即使是在芯片上安装了多个DRAM部的情况，也由同一结构的单元电容器构成了全部的DRAM部，因此存在难以兼顾需要高速地存取的DRAM部和需要充分的信号保持特性的DRAM部的问题。

公开(公告)号：CN1713390A

公开(公告)日：2005-12-28

申请号：CN200510009421.1

申请日：2005-02-08

Applicant: 松下电器产业株式会社

Inventor： 柴田义行

IPC: H01L27/108 ,  H01L27/10 ,  H01L27/092 ,  H01L23/52 ,  H01L21/28 ,  H01L21/8234 ,  H01L21/8242

CPC classification number: H01L27/10894 ,  H01L27/10852 ,  H01L27/10861 ,  H01L28/91

Abstract: 本发明公开了一种半导体装置及其制造方法。本发明的目的在于：对于将CMOS逻辑部和用途各异的多个DRAM部都放在同一个半导体衬底上的DRAM混载装置，使其能够在确保良好的信号保持特性的同时，实现低耗电量及高速的性能。使构成动作速度较快的第1DRAM部102的存储单元的容量，大于构成动作速度较慢的第2DRAM部103的存储单元的容量。